32 bits CRC算法演示,用户可以选择输入一个文件，本工具根据循环雍余校验算法，生成并显示出其32位计算结果。
上传时间： 2015-03-31
上传用户：rocwangdp
基于AT90S1200芯片 (16MHz),源代码为汇编语言。 用户界面软件 LOLA.EXE 用途逻辑分析仪。PGEN.EXE用作脉冲发生器。均使用 delphi 编程。 提供了16位版本(LoLA16.EXE, PGen16.EXE)，适用Windows 3.1/3.11. 32位版本(LoLA32.EXE, PGen32.EXE)适用于 Windows 9x.
上传时间： 2015-04-11
上传用户：wendy15
verilog 实现 优化的16位比较器 可以输出大于，小于，等于。模块化设计，可扩展为32位
上传时间： 2015-05-16
上传用户：dongbaobao
DES算法把64位的明文输入块变为64位的密文输出块，它所使用的密钥也是64位，首先，DES把输入的64位数据块按位重新组合，并把输出分为L0、 R0两部分，每部分各长32位，并进行前后置换（输入的第58位换到第一位，第50位换到第2位，依此类推，最后一位是原来的第7位），最终由L0输出左 32位，R0输出右32位，根据这个法则经过16次迭代运算后，得到L16、R16，将此作为输入，进行与初始置换相反的逆置换，即得到密文输出。
上传时间： 2013-12-06
上传用户：exxxds
arm 上的64位加法，将32位加法扩展到64位，同理很容易扩大到128位
上传时间： 2014-01-24
上传用户：gxf2016
目录: 0、 约定 1、 无符号数一位乘法 2、 符号数一位乘法 3、 布思算法(Booth algorithm) 4、 高基(High Radix)布思算法 5、 迭代算法 6、 乘法运算的实现——迭代 7、 乘法运算的实现——阵列 8、 乘加运算 9、 设计示例1 —— 8位、迭代 1、 实现方案1 —— 一位、无符号 2、 实现方案2 —— 一位、布思 3、 实现方案3 —— 二位 10、设计示例2 —— 16位、阵列 11、设计示例3 —— 32位、 迭代、阵列 1、 实现方案1 —— 乘、加一步走 2、 实现方案2 —— 乘、加两步走
标签： algorithm Booth Radix High
上传时间： 2015-08-23
上传用户：qiaoyue
MD5算法的实现。MD5以512位分组来处理输入的信息，且每一分组又被划分为16个32位子分组，经过了一系列的处理后，算法的输出由四个32位分组组成，将这四个32位分组级联后将生成一个128位散列值。
上传时间： 2015-11-09
上传用户：赵云兴
NEC的仿真说明可以很好与NEC的16位机，8位机，32位机的连接方式仿真
上传时间： 2016-07-08
上传用户：nanshan
使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即数加载操作，支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。
上传时间： 2013-12-11
上传用户：源弋弋
超前进位加法器是通常数字设计所必备的，本程序为32位超前进位加法器
上传时间： 2016-11-23
上传用户：fredguo
