编程序，按如下要求来求解n元一次线性方程组（假设方程组具有唯一解）。 （1）方程个数n之值由用户通过键盘输入； （2）方程组存放在“增广矩阵”A之中，而n行n+1列的A存储空间通过new来动态分配，且A的各元素值也由用户通过键盘输入； （3）方程组的解存放于“向量”B之中，而具有n个元素的B存储空间也通过new来动态分配。
标签： 编程
上传时间： 2014-11-06
上传用户：cjl42111
一、综述 3 1.1. 建设背景 3 1.2. 系统建设的必要性 6 1.3. 系统建设目标 9 二、需求及技术可行性分析 11 2.1. 用户需求分析 11 2.2. 技术可行性分析 13 2.2.1. Internet信息服务 13 2.2.2. 地理信息系统(GIS) 15 2.2.3. 基于WEB的地理信息系统 18 2.2.4. 推荐的技术、应用和营运策略 19 三、系统总体设计 21 3.1. 系统目标和设计原则 21 3.1.1. 系统目标 21 3.1.2. 设计原则 22 3.2. 系统分析 24 3.2.1. 网络基础设施分析 24 3.2.2. 基于WEB的GIS技术分析 25 3.3. 系统功能 27 3.3.1. 系统功能层次结构 28 3.3.2. 用户端功能设计 29
上传时间： 2014-09-02
上传用户：huannan88
四种加密解密算法的源代码/*辗转相除法求a,b的最大公因数*/
上传时间： 2015-09-11
上传用户：GavinNeko
算法包括:1.二分法求解 2.牛顿法求解 3.高斯消去法求解 4.雅可比迭代法求解 5.拉格朗日插值 6.牛顿插值 7.最小二乘法拟合 8.龙贝格方法计算积分 9.欧拉方法求解初值问题
上传时间： 2014-01-16
上传用户：SimonQQ
Ma tla b 是当今使用最为广泛的数学软件，它具有相当强大的数值计算、数据处理、系统 分析、图形显示、甚至符号运算功能，是一个完整的数学平台，但是它不能实现端口操作和 实时控制Borland C + +Builder是一种新颖的可视化编程语言，可方便实现交互界面、数据 采集和端口操作等，但是它在数值处理分析和算法工具等方面，效率远远低于Matlab语言
上传时间： 2014-01-24
上传用户：牛津鞋
Bing is a point-to-point bandwidth measurement tool (hence the b ), based on ping. Bing determines the real (raw, as opposed to available or average) throughput on a link by measuring ICMP echo requests roundtrip times for different packet sizes for each end of the link
标签： Bing point-to-point measurement determines
上传时间： 2015-09-15
上传用户：lgnf
基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真 9.1.10 可编程单脉冲发生器的硬件实现 9.1.11 关于电路设计中常用的几个有关名词
标签： Verilog-HDL 9.1 功能描述
上传时间： 2015-09-16
上传用户：chfanjiang
基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循环语句的使用方法 9.3.5 系统函数$random的使用方法 9.3.6 脉冲计数器的Verilog-HDL描述 9.3.7 特定脉冲序列的发生 9.3.8 脉冲计数器的硬件实现
标签： Verilog-HDL parameter 9.3 硬件电路
上传时间： 2013-12-14
上传用户：jeffery
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现
标签： Verilog-HDL 9.4 脉冲 频率
上传时间： 2013-12-01
上传用户：frank1234
基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9.5.6 时标信号发生模块的设计与实现 9.5.7 周期计的Verilog-HDL描述 9.5.8 周期计的硬件实现 9.5.9 周期测量模块的设计与实现之二 9.5.10 改进型周期计的Verilog-HDL描述 9.5.11 改进型周期计的硬件实现 9.5.12 两种周期计的对比
标签： Verilog-HDL 周期 9.5 脉冲
上传时间： 2015-09-16
上传用户：皇族传媒
