计数器,分频器,锁存器,驱动器分册
上传时间： 2013-04-15
上传用户：eeworm
专辑类-器件数据手册专辑-120册-2.15G 现代集成电路实用手册-计数器-分频器-锁存器-驱动器分册-338页-5.7M.pdf
上传时间： 2013-04-24
上传用户：kiklkook
关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.
上传时间： 2016-05-12
上传用户：edisonfather
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
上传时间： 2016-06-04
上传用户：ls530720646
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
MB1504锁相环芯片的51单片机驱动程序,可以根据需要修改合适的分频值来完成频率合成配置.
上传时间： 2013-12-14
上传用户：skfreeman
小车上用的电脑锁方案（射频卡当钥匙）：包括原理图，PCB，源程序，以及一些器件的资料，
上传时间： 2014-01-07
上传用户：wxhwjf
pll 的64倍频 锁相环技术用 实现倍频 从而达到对频率的分频
上传时间： 2017-01-03
上传用户：yd19890720
小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技术的 发展和应用。文章最后给出了在GHz 量级上实现的这种新型小数分频合成器的应用电路, 并测得良好的相噪性能。
上传时间： 2017-01-04
上传用户：498732662
在VHDL下实现锁相环的源码和说明文档.通常用于分频或倍频时进行相位锁定.
上传时间： 2013-12-07
上传用户：hzy5825468
