分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太...
鉴频器技术资料
📦 资源总数：19088
💻 源代码：51015
🔌 电路图：1
📚 鉴频器全部资料 (19088个)
混频器是微波集成电路接收系统中必不可少的部件。此为混频器设计简介
混频器是微波集成电路接收系统中必不可少的部件。此为混频器设计简介，隶属于射频技术应用。...
数字测频器
数字测频器，多信号测频，和标准频率比对 输出采样信号...
一个可实现多倍（次）分频器VHDL源代码设计
一个可实现多倍（次）分频器VHDL源代码设计...
一个基于CPLD/FPGA的半整数分频器的设计的文档资料
一个基于CPLD/FPGA的半整数分频器的设计的文档资料...
好的分频器设计程序
好的分频器设计程序，有三个，二分频，八分频随便改，比较实用...
verilog编写基于fpga的鉴相器模块
verilog编写基于fpga的鉴相器模块...
介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。...
电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器
电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器...
该源码为VHDL语言编写的分频器
该源码为VHDL语言编写的分频器，在W-4b教学平台上通过验证...