vhdl语言描述分频器
vhdl语言描述分频器,实现2、4、8、16……分频,经过实践...
vhdl语言描述分频器,实现2、4、8、16……分频,经过实践...
verilog分频器~时钟为50hmz,波特率采用9600bps~...
使用verilog编写分频器,包括奇分频和偶分频,可以进行任意奇偶分频...
任意整数分频器的vhdl源程序,放心使用. 无版权问题,欢迎copy....
分频器,自己尝试编辑的,20和40分频,可以...
基于fpga和sopc的用VHDL语言编写的EDA数控分频器...
FSK信号鉴频的程序.This program implements the function of finding out the largest and the second largest va...
基于vhdl的数控分频器设计的源代码及仿真...
VHDL经典案例源码 有至少20个经典案例,如:自动售货机,分频器...
一个简单的分频器代码,可以套用来作其他频率的分频...