译码器设计

译码器设计技术资料下载专区，收录10,000份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

共 10,000 份资源

译码器设计 全部资料 10,000 份

PDF文档

卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约...

1 次
PDF文档

7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十...

144 次
PDF文档

　　本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。　　首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的...

163 次
PDF文档

本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。...

60 次
PDF文档

卷积Turbo码因其优异的纠错性能越来越受人门的关注，而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准，以低时延、高吞吐量、支持高时钟频率、参数可配置为目标，对卷积T...

41 次

译码器设计技术资料简介

译码器设计是电子工程领域的重要技术方向。本页面汇集了10,000份译码器设计相关的技术资料，包括技术文档（PDF手册、Datasheet）等多种类型，均可免费下载。

无论您是在校学生还是资深工程师，都可以在虫虫下载站找到高质量的译码器设计学习资料和开发参考文档。我们持续更新内容，确保资料的时效性和专业性。

相关技术领域： verilog HDL 204 188 Viterbi FPGA 译码器 数码显示 数码 组合电路 并行 参数