压缩工程包技术资料人工审核无毒

（2，1，9）软判决Viterbi译码器的设计与FPGA实现.rar

FPGA Viterbi译码卷积码软判决

所属分类 技术资料

文件大小 4599 K

文件格式 压缩文档

累计下载 1 次

分享作者 GGMD

发布日期 2023-10-02

资料详细技术说明

卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。

下载与解压说明

下载积分规则

本资源下载仅需 2 积分
24 小时内重复下载免扣积分
VIP 会员享专属免积分高速通道

文件解压指南

推荐使用 7-Zip 或新版 WinRAR 解压
原理图与 PCB 请使用对应 EDA 软件打开
压缩包内源码可直接在上方在线预览

免费获取积分

新用户注册即赠送 10 积分
上传分享工程资料可获得持续积分奖励
查看积分规则与会员权益 →

资料详细技术说明

相关技术资料推荐