FPGA中实现基于查找表方式（LUT）的DDS实现，可用在数字下变频和COSTAS锁相环中，Verilog编写，本人已经调通
上传时间： 2013-12-09
上传用户：lanjisu111
电压控制LC振荡器，采用凌阳十六位单片机SPCE061A完成电压控制LC振荡器的控制。采用锁相环式频率合成器技术，由SPCE061A实现对PLL数字频率合成器的控制。此程序基于凌阳十六位单片机SPCE061A的u nSP IDE开发环境。
上传时间： 2016-05-06
上传用户：问题问题
一种关于高速时钟提取的文章，讲述了锁相环提取时钟的优缺点。
标签： 时钟
上传时间： 2013-12-21
上传用户：woshiayin
s3c44b0 的开发板测试的所有源代码及程序！！！汇编代码主要完成系统初始化，包括： 禁止看门狗； 禁止所有中断； 初始化存储器（包括SDRAM）； 设定锁相环倍频； 使能所有单元模块时钟； 初始化堆栈； 设置中断等等 C语言代码主要是应用代码，包括： 设置使用指令缓存； 修改系统主时钟为32MHz； IO端口功能、方向设定； 初始化中断； 初始化DMF50081液晶模块； 蜂鸣器测试； 液晶显示测试； LED输出测试； 定时器、PWM测试等；
上传时间： 2014-01-18
上传用户：ikemada
环路滤波器的设计，基于FPGA的锁相环应用。
标签： 环路滤波器
上传时间： 2013-12-05
上传用户：wendy15
在MATLAB环境下，对全数字锁相环的仿真，分析锁相环的性能参数
上传时间： 2013-11-27
上传用户：sdq_123
低频数字式相位测量仪，采用了锁相技术、CPLD等技术
上传时间： 2014-01-23
上传用户：稀世之宝039
正交频分复用基于IEEE802.11a的PTA跟踪法，同学自己编的，较复杂，运用了锁相环
上传时间： 2014-01-24
上传用户：trepb001
尽管频率合成技术已经经历了大半个世纪的发展史，但直到今天，人们对 它的研究仍然在继续。现在，我们可以开发出输出频率高达IG的DDS系统， 武汉理工大学硕士学位论文 已能满足绝大多数频率源的要求，集成DDS产品的信噪比也可达到75dB以上， 已达到锁相频率合成的一般水平。电子技术的发展己进入数字时代，模拟信号 数字化的方法也是目前一个热门研究课题，高速AD、DA器件在通信、广播电 视等领域的应用越来越广泛。本次设计完成了软件仿真和硬件实现，对设计原 理和设计结果进行了一定的理论分析，在一定的频率范围内设计结果与理论值 基本符号，达到了设计指标的要求。限于本人的水平和实现条件，此次设计在 频率稳定度、最高输出频率、降低杂散等方面仍有改进的空间，今后还需进一 步提高。
上传时间： 2014-01-06
上传用户：iswlkje
这是基于verilog语言写的，是基于fpga的数字锁相环的设计，用modelsim打开
上传时间： 2014-01-24
上传用户：yangbo69
