虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

虚拟<b>锁相放大器</b>

  • 第12章 锁相环和低功耗模式 (1学时)

    TMS320LF240x DSP 课件

    标签: 锁相环 低功耗 模式

    上传时间: 2013-11-09

    上传用户:qq521

  • Xilinx FPGA全局时钟资源的使用方法

    目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要,Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加,最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如图1所示。  

    标签: Xilinx FPGA 全局时钟资源

    上传时间: 2014-01-01

    上传用户:maqianfeng

  • 一种软件无线电与认知引擎的接口实现方法

    为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术,采用了直接数字式频率合成器(DDS)驱动锁相环(PLL)的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700~800 MHz的宽带频率合成器,实验结果表明该频率合成器扫描模式Δf=1 MHz锁定时间不超过20 μs,跳频模式Δf=50 MHz的定时间不超过30 μs,近端杂散抑制度优于-50 dBc。

    标签: 软件无线电 认知引擎 接口 实现方法

    上传时间: 2014-12-28

    上传用户:assef

  • 单工无线呼叫系统资料

    发射部分采用锁相环式频率合成器技术, MC145152和MC12022芯片组成锁相环。接收部分以超大规模AM/FM立体声收音集成芯片CXA1238S为主体

    标签: 单工 无线呼叫系统

    上传时间: 2014-01-01

    上传用户:ouyang426

  • FM-DCSK混沌通信系统的原型设计

    系统发射部分由Lorenz混沌电路和调频电路产生混沌调频载波信号,经采样后在FPGA中实现差分延时和调制;接收部分基于非相干相关法,位同步模块采用相关值与能量比值作为定时测度,通过设置门限和滑动搜索窗口寻找初始同步,而后引入数字锁相环进行相关峰值跟踪和位同步调整。

    标签: FM-DCSK 混沌 原型设计 通信系统

    上传时间: 2013-10-27

    上传用户:wkxiian

  • 基于SC1128的无线扩频通信系统

    介绍一种基于SC1128的无线扩频通信系统。以AT89S52为核心,扩频芯片SC1128、射频收发芯片RF2945以及锁相环集成芯片LMX2315构成射频收发电路,给出了扩频无线收发系统的设计方案,实现了多信道切换。

    标签: 1128 SC 无线扩频 通信系统

    上传时间: 2013-11-25

    上传用户:epson850

  • 基于MATLAB的PLL仿真程序

    二阶锁相环的仿真

    标签: MATLAB PLL 仿真程序

    上传时间: 2013-12-19

    上传用户:zsjinju

  • Xilinx FPGA全局时钟资源的使用方法

    目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要,Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加,最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如图1所示。  

    标签: Xilinx FPGA 全局时钟资源

    上传时间: 2013-11-20

    上传用户:563686540

  • 基于GPS的恒温晶振频率校准系统的设计与实现

    针对目前广泛对高精度频率源的需求,利用FPGA设计一种恒温晶振频率校准系统。系统以GPS接收机提供的秒脉冲信号为基准源,通过结合高精度恒温晶振短期稳定度高与GPS长期稳定特性好、跟踪保持特性强的优点,设计数字锁相环调控恒温晶振的频率。详细阐述系统的设计原理及方法,测试结果表明,恒温晶振的频率可快速被校准到10 MHz,频率偏差小于0.01 Hz,具有良好的长期稳定性,适合在多领域中作为时间频率的标准。

    标签: GPS 恒温晶振 频率校准

    上传时间: 2014-08-19

    上传用户:star_in_rain

  • 超声波测距系统接收电路研究

    介绍了超声波测距系统原理,针对超声波测距系统中常用的40 kHz超声波信号,提出了超声波接收电路设计原则,采用了集成运放OP27构成的同相放大器、仪表放大器、CX20106A红外接收芯片3种方案来检测超声波信号,设计了3种方法对应的接收电路,分析了各自的特点。

    标签: 超声波测距系统 接收电路

    上传时间: 2013-10-15

    上传用户:时代将军