电路原理图 VHDL/FPGA/Verilog 人工审核无毒

一种关于高速时钟提取的文章

所属分类 VHDL/FPGA/Verilog

文件大小 345 K

文件格式 RAR 文件

累计下载 20 次

分享作者 SLing2008

发布日期 2013-12-21

资料详细技术说明

一种关于高速时钟提取的文章，讲述了锁相环提取时钟的优缺点。

已自动扫描归档包内目录结构与文件清单源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用

1 FILE

一种快速位同步时钟提取方案及实现.mht 249.3 KB

包内组件

2 FILE

文章24154　一种快速位同步时钟提取方案及实现　minitos嵌入式开发网2站　　　　　.mht 262.1 KB

包内组件

3 FILE

新手求助！！高人请指点hdb3的编解码经典算法！！ - 编解码技术 - 通信与dsp技术 - eda专业论坛最专业的fpga-ic设计论坛 - powered by discuz!.mht 298.4 KB

包内组件