电阻并联计数器 电阻并联计数器电阻并联计数器
上传时间： 2017-05-12
上传用户：龙飞艇
采用JSP+Java Bean开发的基于MySQL数据库的计数器。 包含有动网165501条数据库。 可以限制每个用户记录的IP数，防止数据库无限增大。 多用户，可以开放记数器申请，用户可以登录修改资料。 所有密码均采用MD5加密。 登录使用认证码(有干扰纹)。
上传时间： 2017-05-13
上传用户：84425894
用VHDL 设计的单时钟同步十进制可逆计数器的设计
上传时间： 2017-05-13
上传用户：gundamwzc
利用ATMEGA16定时/计数器的比较匹配输出性能,在CTC模式下,,产生50HZ 左右,占空比为50 的方波.
上传时间： 2013-12-09
上传用户：qlpqlq
】文中重点讨论基于单片机的光电脉冲编码器计数器的软件倍频和辨向原理,并从编码 盘条纹和位置检测元件的空间分布原理出发给出了在编码器输出A、B 正交方波的前提下最多只 能4 倍频的结论,最后介绍了集倍频、辨向、计数于一体的单片机计数器原理,该计数器具有消除抖 动误计数、倍频数可选、计数长度无限制的特点
上传时间： 2013-12-15
上传用户：stampede
】文中重点讨论基于单片机的光电脉冲编码器计数器的软件倍频和辨向原理,并从编码 盘条纹和位置检测元件的空间分布原理出发给出了在编码器输出A、B 正交方波的前提下最多只 能4 倍频的结论,最后介绍了集倍频、辨向、计数于一体的单片机计数器原理,该计数器具有消除抖 动误计数、倍频数可选、计数长度无限制的特点
上传时间： 2014-01-07
上传用户：watch100
用4位十进制计数器对用户输入时钟信号进行计数，计数间隔为1秒钟。计数满1秒钟后将计数值（即频率值）所存到4位寄存器中显示，并将计数器清0，在进行下一次计数。 频率计由三种模块组成：testctl为控制模块，由1Hz其准产生rst_cnt,load,cnt_en信号；cnt10为带清0及计数允许的十进制计数器；reg4b为四位寄存器。
上传时间： 2013-12-25
上传用户：qq21508895
单片机做的自行车测速源程序，带PROTEUS仿真图，原理清晰可见，易懂。
上传时间： 2014-01-18
上传用户：saharawalker
60进制加法计数器设计时主要采用数电知识，采用清零法和反馈置数法进行电路设计。用两片74161，采用反馈清零法进行电路设计，此时相当于设计两个加法计数器，左边的是高位片，此时的高位片在电路中相当于是一片六进制的加法计数器，逢六进清零，右边的是低位片，相当于一个十进制的加法计数器，逢十清零，此电路采用置零法与反馈清零法用multisim中进行仿真
上传时间： 2017-05-21
上传用户：ztj182002
计数器程式 控制器为AT89c52单片机,设定按钮,加按钮,减按钮：采用共阳七段数码管显示器。*/
上传时间： 2017-05-21
上传用户：498732662
