虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

移位

移位,汉语词汇,拼音是yíwèi,指移动所处的位置。[1]
  • 4位ALU逻辑运算单元

    4位ALU逻辑运算单元,可进行加法、减法、逻辑运算、移位等操作。

    标签: ALU 逻辑运算

    上传时间: 2016-05-29

    上传用户:wxhwjf

  • 液晶显示模块概述 一、液晶显示模块概述 RT19264D汉字图形点阵液晶显示模块

    液晶显示模块概述 一、液晶显示模块概述 RT19264D汉字图形点阵液晶显示模块,可显示汉字及图形,内置8192个中文汉字(16X16点阵)、128个字符(12X16点阵)及64X256点阵显示RAM(GDRAM)。 主要技术参数和显示特性: 电源:VDD 3.3V~+5V(内置升压电路,无需负压); 显示内容:192列× 64行 显示颜色:黄绿 显示角度:6:00钟直视 LCD类型:STN 与MCU接口:8位或4位并行/3位串行 配置LED背光 多种软件功能:光标显示、画面移位、自定义字符、睡眠模式等

    标签: 19264D 19264 液晶显示模块 RT

    上传时间: 2013-12-31

    上传用户:hebmuljb

  • 时钟程序

    时钟程序,spi送数,显示是8个数码管,接8的移位寄存器。时间从00 00 00 到 23 59 59

    标签: 时钟程序

    上传时间: 2014-01-13

    上传用户:tb_6877751

  • 时钟程序

    时钟程序,spi送数,显示是8个数码管,接8的移位寄存器。时间从00 00 00 到 23 59 59

    标签: 时钟程序

    上传时间: 2016-06-17

    上传用户:tonyshao

  • 这是从网上找来的一个比较典型的PID处理程序

    这是从网上找来的一个比较典型的PID处理程序,在使用单片机作为控制cpu时,请稍作简化,具体的PID 参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制,一般不采用浮点数运算, 而将所有参数全部用整数,运算到最后再除以一个2的N次方数据(相当于移位),作类似定点数运算,可 大大提高运算速度,根据控制精度的不同要求,当精度要求很高时,注意保留移位引起的“余数”,做好余 数补偿。这个程序只是一般常用pid算法的基本架构,没有包含输入输出处理部分。

    标签: PID 比较 典型 处理程序

    上传时间: 2014-12-02

    上传用户:lixinxiang

  • UART发送TX控制电路设计

    UART发送TX控制电路设计,以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff,并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0(内有数据)以及tmpTRegE=1(没有数据)。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0(内又送入数据),但因Tbuff已转送入缓冲寄存器TregE内,为空故令tmpTBufE=1,此tmpTBufE代表缓冲寄存器Tbuff是否为空可再予以送入新的要发送的数据。假如tmpTRegE=0(内有数据)则便要开始进行数据串行传输,传出数据为8位,连同启动信号“0”共需9位的发送计数,以BitCnt作计数。当BitCnt=0计数器便开始递加计数字节,同时令起始信号为0,送入TxD输出端输出。而计数器为1-8时都将TReg的最低位Treg(0)输出到TxD端,并令Treg[]作算术右移运算,依次将Treg[]的D7-D0通过D0移到TxD端输出,直到第9位时停止移位,并将停止位TxD=0发送而结束一个8位数据的发送。

    标签: UART 发送 控制 电路设计

    上传时间: 2016-06-23

    上传用户:kristycreasy

  • CRC校验码算法

    CRC校验码算法,采取矩阵移位算法,网络通讯中经常使用。 

    标签: CRC 校验码 算法

    上传时间: 2016-07-03

    上传用户:dragonhaixm

  • EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位

    EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位,次序遵循1位起始位、8位数据位(假定数据位为8位)、1位校验位(可选)、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的,发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位,确定rxd 输入由1 到0,逻辑0 要8 个CLK16 时钟周期,才是正常的起始位,然后在每隔16 个CLK16 时钟周期采样接收数据,移位输入接收移位寄存器rsr,最后输出数据dout。还要输出一个数据接收标志信号标志数据接收完。 波特率发生器 --- UART 的接收和发送是按照相同的波特率进行收发的。波特率发生器产生的时钟频率不是波特率时钟频率,而是波特率时钟频率的16 倍,目的是为在接收时进行精确地采样,以提出异步的串行数据。 --- 根据给定的晶振时钟和要求的波特率算出波特率分频数。

    标签: UART EDA CLK 实验

    上传时间: 2014-01-25

    上传用户:xsnjzljj

  • 使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG

    使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG,一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式,采用Load/Store结构,ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算,并支持浮点数加、减、乘、除四种运算,支持与、或、异或、非4种逻辑运算,支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算,支持Load/Store操作,支持地址/立即数加载操作,支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。

    标签: CPU verilog FLAG 语言

    上传时间: 2013-12-11

    上传用户:源弋弋

  • 将双字节16进制数转换为可用于数码管显示用的7段码

    将双字节16进制数转换为可用于数码管显示用的7段码,直接输入移位寄存器即可正常显示。附带注释,经验证完全可用。

    标签: 双字 进制数 转换 数码管显示

    上传时间: 2013-12-03

    上传用户:asdkin