1、启动操作，启动Multisim10以后，出现以下界面，如图1所示。2、Multisim10打开后的界面如图2所示：主要有菜单栏，工具栏，缩放栏，设计栏，仿真栏，工程栏，元件栏，仪器栏，电路图编辑窗口等部分组成。3、选择文件/新建/原理图，即弹出图3所示的主设计窗口。（1）.选中“模拟虚拟元件（ANALOG_VIRTUAC）其“元件”栏中仅有虚拟比较器、三端虚拟运放和五端虚拟运放3个品种可供调用。（2）.选中“运算放大器（OPAMP）。其“元件”栏中包括了国外许多公司提供的多达4243种各种规格运放可供调用。（3）.选中“诺顿运算放大器（OPAMP_NORTON其“元件”栏中有16种规格诺顿运放可供调用。（4）.选中“比较器（COMPARATOR）其“元件”栏中有341种规格比较器可供调用。（5）.选中“宽带运放（WIDEBAND_AMPS其“元件”栏中有144种规格宽带运放可供调用，宽带运放典型值达100MHz主要用于视频放大电路。（6）.选中“特殊功能运放（SPECIAL_FUNCTION）其“元件”栏中有165种规格特殊功能运放可供调用，主要包括测试运放、视频运放、乘法器/除法器、前置放大器和有源滤波器等。
标签： multisim
上传时间： 2022-07-22
上传用户：wangshoupeng199
CPU:MSP430系列单片机的CPU和通用微处理器基本相同，只是在设计上采用了面向控制的结构和指令系统。MSP430的内核CPU结构是按照精简指令集和高透明的宗旨而设计的，使用的指令有硬件执行的内核指令和基于现有硬件结构的仿真指令。这样可以提高指令执行速度和效率，增强了MSP430的实时处理能力。存储器：存储程序、数据以及外围模块的运行控制信息。有程序存储器和数据存储器。对程序存储器访问总是以字形式取得代码，而对数据可以用字或字节方式访问。其中MSP430各系列单片机的程序存储器有ROM、OTP、EPROM和FLASH型。外围模块：经过MAB、MDB、中断服务及请求线与CPU相连。MSP430不同系列产品所包含外围模块的种类及数目可能不同。它们分别是以下一些外围模块的组合：时钟模块、看门狗、定时器A、定时器B、比较器A、串口0、1、硬件乘法器、液晶驱动器、模数转换、数模转换、端口、基本定时器、DMA控制器等。
上传时间： 2022-07-28
上传用户：slq1234567890
VIP专区-嵌入式/单片机编程源码精选合集系列（83）资源包含以下内容：1. TI MSP430 I2C模块实现 日历时钟系统设计方案的源码 全部代码.2. 基于TI MSP430 的SmartMedia卡的本地存储系统源码.3. Altera CycloneIII_Starter_Kit 开发板原理图.4. 嵌入式程序.5. 飞利普ARM2132电路原理图及PCB图,protel99格式。.6. 在Quartus下使用D触发器来加入延迟.7. USB转并口 含有PCB和原理图 速度已经有所改善.8. Jennic ZigBee中文开发指南.9. cs8900网卡在嵌入式系统中的驱动,网上很少有此网卡驱动的源代码,并且cs8900的datasheet写的非常乱,这个网卡驱动是我用了快2个星期弄出来的,分享给大家,希望大家少走弯路..10. 本人购买的嵌入式系统开发板里面带的光盘资料,非常有用的实时操作系统,源代码开发..11. 嵌入式系统开发.在S3C44B0X处理器下的一个相当于pc电脑的BIOS,主要实现系统启动以及初始化功能.非常底层的代码..12. 杭州立宇泰的s3c2410开发板的USB启动代码,里有usb驱动.可降低usb开发的难度..13. 串口阿啊啊 啊啊几个拉开觉得福阿德司法阿斯顿金卡速度fiao].14. TI公司的AD8361的VHDL控制程序.15. ST71x以太网测试程序.开发环境：ads. 连好网线,在windows下.16. 液晶FM12864-1驱动程序.17. Maxim实时时钟芯片DS1302驱动程序.18. ADI芯片AD7705驱动程序.19. GM8125芯片的驱动程序.20. 新型网络芯片enc28j60驱动程序.21. 北京合众达电子技术有限责任公司用于DSP图像处理程序设计文献.22. 基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器.23. 基于fpga和sopc的用VHDL语言编写的EDA7段数码显示译码器.24. 基于fpga和sopc的用VHDL语言编写的EDA8段数码显示译码器.25. 基于fpga和sopc的用VHDL语言编写的EDA数控分频器.26. 基于fpga和sopc的用VHDL语言编写的EDA正弦信号发生器.27. 基于fpga和sopc的用VHDL语言编写的EDA8位16进制频率计.28. 基于fpga和sopc的用VHDL语言编写的EDA序列检测器.29. 基于fpga和sopc的用VHDL语言编写的EDA的ADC0809采样控制电路.30. 基于fpga和sopc的用VHDL语言编写的EDA数据采集电路和简易存储示波器.31. 基于fpga和sopc的用VHDL语言编写的EDA比较器和D/A器件实现.32. 基于fpga和sopc的用VHDL语言编写的EDA移位相加硬件乘法器.33. 基于fpga和sopc的用VHDL语言编写的EDA乐曲硬件演奏电路.34. 基于fpga和sopc的用VHDL语言编写的EDA乒乓球游戏电路.35. 基于fpga和sopc的用VHDL语言编写的EDA等精度频率设计.36. 基于fpga和sopc的用VHDL语言编写的EDA采样高速A/D的存储示波器.37. 基于fpga和sopc的用VHDL语言编写的EDA信号采集与频谱分析电路.38. 基于fpga和sopc的用VHDL语言编写的EDA的DDS信号发生器.39. 基于fpga和sopc的用VHDL语言编写的EDA数字移相信号发生器.40. 基于fpga和sopc的用VHDL语言编写的EDA的PS/2鼠标键盘控制模块.
标签：
上传时间： 2013-04-15
上传用户：eeworm
为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX进行时序仿真，在FPGA上进行验证，可稳定运行在高达50兆的频率，理论分析与计算机仿真表明该算法切实可行、有效并且易于实现。
上传时间： 2013-12-19
上传用户：jshailingzzh
乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值
上传时间： 2015-03-18
上传用户：yimoney
关于硬件平台实现乘法器的构架的书，不错哦。
上传时间： 2013-12-26
上传用户：gxmm
使用硬件实现,通过FPGA验证的效率较高的加法器,
上传时间： 2016-05-11
上传用户：希酱大魔王
使用硬件实现,效率较高的乘法器,通过FPGA验证的
上传时间： 2013-12-10
上传用户：龙飞艇
DS18B20 单线数字温度计指南,除硬件结构介绍外,还包含有汇编语言源代码及C语言源你码,是一个很不错的开发参考资料.
上传时间： 2016-09-20
上传用户：wyc199288
用硬件描述语言编程实现减法器,实现两个操作数的减法
上传时间： 2014-01-14
上传用户：gundamwzc
