8位加法器和减法器设计实习报告
8位加法器和减法器设计实习报告...
8位加法器和减法器设计实习报告...
这是个vhdl编写的16bit的加减法器...
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟....
用VHADL和Verilog HDL实现带进位的8位加减法器。...
这是一个利用MAX PULL 制作的VHDL的减法器的程序 如果有需要仿真图的 请叫站长联系我...