硬件<b>除法器</b>

这个是用vhdl语言编写的除法器,仅仅供大家参考.

这个是用vhdl语言编写的除法器,仅仅供大家参考.

标签： vhdl 语言编写家

上传时间： 2013-12-15

上传用户：金宜
加法器乘法器电路除法器电路设计键盘扫描电路设计显示电路

加法器乘法器电路除法器电路设计键盘扫描电路设计显示电路

标签： 电路设计加法器乘法器电路

上传时间： 2015-05-29

上传用户：671145514
本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

标签： XILINX ISE 6.2 PAR

上传时间： 2014-01-17

上传用户：www240697738
％直接型到并联型的转换％％[C,B,A]=dir2par(b,a) ％C为当b的长度大于a时的多项式部分％B为包含各bk的K乘2维实系数矩阵％A为包含各ak的K乘3维实系数矩阵％

％直接型到并联型的转换％％[C,B,A]=dir2par(b,a) ％C为当b的长度大于a时的多项式部分％B为包含各bk的K乘2维实系数矩阵％A为包含各ak的K乘3维实系数矩阵％b为直接型分子多项式系数％a为直接型分母多项式系数％

标签： dir par 系数矩阵

上传时间： 2014-01-20

上传用户：lizhen9880
直接型到级联型的形式转换％ [b0,B,A]=dir2cas(b,a) ％b 为直接型的分子多项式系数％a 为直接型的分母多项式系数％b0为增益系数％B 为包含各bk的K乘3维实系数

直接型到级联型的形式转换％ [b0,B,A]=dir2cas(b,a) ％b 为直接型的分子多项式系数％a 为直接型的分母多项式系数％b0为增益系数％B 为包含各bk的K乘3维实系数矩阵％A 为包含各ak的K乘3维实系数矩阵％

标签： 系数 dir cas 多项式

上传时间： 2013-12-30

上传用户：agent
FPGA 除法器程序

FPGA 除法器程序

标签： FPGA 除法器程序

上传时间： 2015-09-06

上传用户：zwei41
4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态机,元件例化与层次设计,最高优先级编码器

4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态机,元件例化与层次设计,最高优先级编码器

标签： 乘法器 8位除法器数据

上传时间： 2014-12-07

上传用户：pompey
MAXPLUS2 自己编写的VHDL 4位除法器

MAXPLUS2 自己编写的VHDL 4位除法器

标签： MAXPLUS2 VHDL 编写除法器

上传时间： 2015-10-23

上传用户：努力努力再努力
这是一个用verilog实现的除法器代码。

这是一个用verilog实现的除法器代码。

标签： verilog 除法器代码

上传时间： 2013-12-28

上传用户：wmwai1314
用VHDL实现的除法器,非常好使,仿真通过了

用VHDL实现的除法器,非常好使,仿真通过了

标签： VHDL 除法器仿真

上传时间： 2015-11-29

上传用户：aeiouetla