流水线<b>加法器</b>

介绍了vhdl语言的知识,包括元件,加法器,计数器等的编程

介绍了vhdl语言的知识,包括元件,加法器,计数器等的编程

标签： vhdl 语言元件加法器

上传时间： 2014-01-12

上传用户：qazxsw
实现四位加法器的VHDL代码

实现四位加法器的VHDL代码，里面含有全加器的代码

标签： VHDL 加法器代码

上传时间： 2013-12-22

上传用户：stvnash
％直接型到并联型的转换％％[C,B,A]=dir2par(b,a) ％C为当b的长度大于a时的多项式部分％B为包含各bk的K乘2维实系数矩阵％A为包含各ak的K乘3维实系数矩阵％

％直接型到并联型的转换％％[C,B,A]=dir2par(b,a) ％C为当b的长度大于a时的多项式部分％B为包含各bk的K乘2维实系数矩阵％A为包含各ak的K乘3维实系数矩阵％b为直接型分子多项式系数％a为直接型分母多项式系数％

标签： dir par 系数矩阵

上传时间： 2014-01-20

上传用户：lizhen9880
直接型到级联型的形式转换％ [b0,B,A]=dir2cas(b,a) ％b 为直接型的分子多项式系数％a 为直接型的分母多项式系数％b0为增益系数％B 为包含各bk的K乘3维实系数

直接型到级联型的形式转换％ [b0,B,A]=dir2cas(b,a) ％b 为直接型的分子多项式系数％a 为直接型的分母多项式系数％b0为增益系数％B 为包含各bk的K乘3维实系数矩阵％A 为包含各ak的K乘3维实系数矩阵％

标签： 系数 dir cas 多项式

上传时间： 2013-12-30

上传用户：agent
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,

这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.

标签： CPLD VHDL BCD 开发板

上传时间： 2015-07-23

上传用户：李梦晗
32BIT加法器

32BIT加法器，輸入2個數字就可以跑出2個數字的合

标签： BIT 32 加法器

上传时间： 2015-08-09

上传用户：妄想演绎师
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

标签： verilog 加法器 HDL 进位

上传时间： 2013-12-17

上传用户：ynwbosss
一个简单的加法器描述,以前在别的网站上被发过,现在存在这里.

一个简单的加法器描述,以前在别的网站上被发过,现在存在这里.

标签： 加法器网站

上传时间： 2013-12-25

上传用户：kernaling
VHDL——N位加法器设计

VHDL——N位加法器设计

标签： VHDL 加法器

上传时间： 2013-12-20

上传用户：坏坏的华仔
有关于加法器的vhdl编程

有关于加法器的vhdl编程，是用赛灵思的fpga实现的，可以在赛灵思网站上找到更具体的说明

标签： vhdl 加法器编程

上传时间： 2013-12-21

上传用户：Altman