一个超前进位加法器（及其testbench) .v文件
标签： testbench 进位 加法器
上传时间： 2013-12-18
上传用户：chenbhdt
一个带overflow功能的加法器的实现，采用Matlab+Simulink
标签： overflow 加法器
上传时间： 2013-12-05
上传用户：小儒尼尼奥
一个基于Matlab+Simulink的带Rounding功能的加法器实现
标签： Simulink Rounding Matlab 加法器
上传时间： 2016-07-20
上传用户：youlongjian0
一个基于Matlab+Simulink的复数加法器实现
标签： Simulink Matlab 加法器
上传时间： 2014-01-22
上传用户：edisonfather
两个浮点数相加的加法器，使用verilog编写
标签： 浮点数 加法器
上传时间： 2016-07-22
上传用户：hustfanenze
VHDL的N位加法器，非常的好用，经过仿真验证的！
标签： VHDL 加法器
上传时间： 2016-07-25
上传用户：270189020
60进制加法器 本人自己编的，已通过老师检验，如有不足之处请多多指教
标签： 进制 加法器
上传时间： 2014-01-08
上传用户：chenjjer
移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。
标签： 乘法器 移位 8位 硬件
上传时间： 2016-07-27
上传用户：牛津鞋
这是一个利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真图的 请叫站长联系我
标签： PULL VHDL MAX 除法器
上传时间： 2016-07-30
上传用户：1159797854
这是一个利用MAX PULL 制作的VHDL的减法器的程序 如果有需要仿真图的 请叫站长联系我
标签： PULL VHDL MAX 减法器
上传时间： 2014-01-10
上传用户：baitouyu
