8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位
上传时间： 2016-04-25
上传用户：王小奇
8位加法器的实现，非流水线结构，很不错。我测试过，效率比较高
上传时间： 2016-04-25
上传用户：bcjtao
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现ADC0809的采样电路设计][15--DMA方式A/D采样控制电路设计][16--硬件电子琴][17--乐曲自动演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA图像显示控制器(彩条)][21--VGA图像显示控制器][22--等精度频率计][23--模拟波形发生器][24--模拟示波器][25--通用异步收发器(UART)][26--8位CPU设计(COP2000)]
上传时间： 2014-09-06
上传用户：han_zh
此代码用于实现基2的SRT除法器设计，可以实现400MHz以上的32位定点无符号数除法器（除数、被除数和余数均由16位整数和16位小数组成，商由32位整数和16位小数构成,包括源代码和测试文件，可以直接仿真。
上传时间： 2013-12-10
上传用户：playboys0
该模型用于搭建了一个基于时分割乘法器的电子式电能表的模型
上传时间： 2013-12-09
上传用户：赵云兴
使用硬件实现,通过FPGA验证的效率较高的加法器,
上传时间： 2016-05-11
上传用户：希酱大魔王
使用硬件实现,效率较高的乘法器,通过FPGA验证的
上传时间： 2013-12-10
上传用户：龙飞艇
经过精心设计的加法器的代码，并在FPGA硬件平台实现和验证过的
上传时间： 2014-01-11
上传用户：windwolf2000
经过精心设计的除法器的代码，并在FPGA硬件平台实现和验证过的
上传时间： 2014-11-24
上传用户：sk5201314
16位乘法器 16位乘法器 16位乘法器
标签： 乘法器
上传时间： 2016-05-15
上传用户：yangbo69
