开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路
标签: MHz 20 开发系统 时钟信号
上传时间: 2014-07-30
上传用户:wlcaption
本程序实现不同频率时钟的产生及其相互转化
标签: 程序 时钟 频率 转化
上传时间: 2013-12-20
上传用户:270189020
《单片机接口技术实用子程序》配套源代码 包括:232,485,SPI总线,IIC,CAN,flash,16位AD7715,时钟日历芯片PCF8563的应用,等精度数字频率计的实现,直流电机的闭环和闭环控制等经典原代码!
标签: flash 7715 8563 232
上传时间: 2013-12-10
上传用户:comua
频率测量和周期测量的基本方法是采用以固定时钟作为参考时钟,分别测量单个周期的计数为周期,单位时间的计数为频率。但是由于被测信号的频率不同,测量精度会发生变化,采用低频测量周期,高频测量频率,然后分别求倒数,便可得到对应的频率和周期
标签: 频率测量 周期 测量 定时
上传时间: 2013-12-23
上传用户:奇奇奔奔
LCD驱动显示可调节蜂明器频率 时钟计时显示来学习单片机
标签: LCD 驱动 调节 时钟
上传时间: 2015-11-04
上传用户:Andy123456
FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读时钟(rd_clk)、 与写时钟同步的写有效(wren)和写数据(wr_data) 、与读时钟同步的读有效(rden)和读数据(rd_data) 为了实现正确的读写和避免FIFO的上溢或下溢,给出与读时钟和写时钟分别同步的FIFO的空标志(empty)和 满标志(full)以禁止读写操作。
标签: FIFO wr_clk RAM 队列
上传时间: 2014-01-25
上传用户:赵云兴
按照音符来设定频率和8253定时/计数器的延时时间。8253的CLK0接1MHz时钟,GATE0接+5V,OUT0接8255的PA0,J1接喇叭,编程使计算机的数字键1、2、3、4、5、6、7作为电子琴按键,按下即发出相应的音阶。 要求: (1)层以8255接八个开关K1~K8,做电子琴按键输入。 (2) 以8253控制扬声器,拨动不同的开关,发出相应的音阶。
标签: 8253 1MHz CLK0 设定
上传时间: 2016-08-12
上传用户:225588
X28xx功能单元使用.doc 例1、初始化锁相环及外设时钟函数 例2、.cmd格式文件举例 例3、定时器中断应用举例 例4、利用事件管理器输出多种频率的正弦信号输出例程 例5、SPI和DAC TLV 5617接口例程 例6、CAN总线消息发送例程 例7、使用FIFO缓冲发送数据 例8、使用FIFO缓冲接收数据 例9、ADC应用举例
标签: X28 cmd 举例
上传时间: 2016-11-14
上传用户:hasan2015
功能:语音采集播放 时钟:11.0592M 采样频率:8K 回放频率:8K 版本:1 2006-9-24
标签: 11.0592 2006 24 语音采集
上传时间: 2014-08-27
上传用户:tzl1975
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上; 顶层文件是PLL.GDF
标签: Q5 数据 PLL 输入
上传时间: 2017-07-24
上传用户:璇珠官人