24位ADC驱动代码
ADS1256 是TI（Texas I nstruments ）公司推出的一款低噪声高分辨率的24 位Si gma - Delta（"- #）模数转换器（ADC）。"- #ADC 与传统的逐次逼近型和积分型ADC 相比有转换误差小而价格低廉的优点，但由于受带宽和有效采样率的限制，...
时钟频率技术资料
📦 资源总数：7631
💻 源代码：20139
🔌 电路图：2
时钟频率（又译：时钟频率速度，英语：clockrate），是指同步电路中时钟的基础频率，它以“若干次周期每秒”来度量，量度单位采用SI单位赫兹（Hz）。它是评定CPU性能的重要指标。一般来说主频数字值越大越好。外频，是CPU外部的工作频率，是由主板提供的基准时钟频率。FSB频率，是连接CPU和主板芯片组中的北桥芯片的前端总线（FrontSideBus）上的数据传输频率。CPU的主频和外频间存在这样的关系：主频=外频×倍频。
🔥 时钟频率热门资料
查看全部7631个资源 »高级音响电路设计
摘要本文以音响放大系统为研究对象，以电子技术基本理论为基础，结合当前模拟电子应用技术，对音响放大系统进行了分析和研究，针对现代人群对功放效率的要求和特征，设计出该音响放大系统。音响的音质是音响最重要的环节，由于我国在高级音响的设计上起步较晚，对新技术的开发与应用远远落后于国外的发大国家，从放大电路的...
GPS接收机射频前端电路原理与设计.
[摘要]在天线单元设计中采用了高频、低噪声放大器，以减弱天线热噪声及前面几级单元电路对接收机性能的影响；基于超外差式电路结构、镜频抑制和信道选择原理，选用G P2010芯片实现了射频单元的三级变频方案，并介绍了高稳定度本振荡信号的合成和采样量化器的工作原理，得到了导航电文相关提取所需要的二进制数字中...
基于ARM与线性CCD的高速数据采集系统
摘要：本文介绍了一个基于ARM的线性CCD高速采集系统，系统中选择了高速线性CCD和高速ADC，因为ADC的采祥速度相对ARM的工作时钟频率较慢，所以使用CPLD和FIFO作为A/D和ARM之间的1/0接口，它使电路工作在更加平稳、简洁而易丁控制，同时也提高了ARM的工作效率。为了提高通信速度，这里...
基于CPLD和VHDL的一种线阵CCD驱动电路的设计
1引言随着CCD技术的飞速发展，传统的时序发生器实现方法如单片机D口驱动法，EPROM动法，直接数字驱动法等，存在着调试困难、灵活性较差、驱动时钟频率低等缺点，已不能很好地满足CCD应用向高速化，小型化，智能化发展的需要。而可编程逻辑器件CPLD具有了集成度高、速度快、可靠性好及硬件电路易于编程实现...
💻 时钟频率源代码
查看更多 »📂 时钟频率资料分类