📚 时钟频率技术资料

📦 资源总数：7631

📄 技术文档：1

💻 源代码：20139

时钟频率（又译：时钟频率速度，英语：clockrate），是指同步电路中时钟的基础频率，它以“若干次周期每秒”来度量，量度单位采用SI单位赫兹（Hz）。它是评定CPU性能的重要指标。一般来说主频数字值越大越好。外频，是CPU外部的工作频率，是由主板提供的基准时钟频率。FSB频率，是连接CPU和主板芯片组中的北桥芯片的前端总线（FrontSideBus）上的数据传输频率。CPU的主频和外频间存在这样的关系：主频=外频×倍频。

🔥 时钟频率热门资料

查看全部7631个资源 »

Cortex-M0 LPC1114功耗测试报告

由LPC1114芯片数据手册可得：芯片内部IRC精度±1%，作为主时钟可满足串口波特率对时钟精度的要求，而看门狗振荡器精度为±25%，误差较大不能满足串口对于时钟精度的要求。但是看门狗振荡器的功耗比内部RC振荡器的功耗低。因此设定以下2种测试方案：测试方法1：LPC1114进行A/D转换时使用看门狗...

📅 2013-11-13 👤 潜水的三贡

Cortex-M 1114 LPC 功耗测试

基于FPGA的DDS杂散分析及抑制方法

首先介绍了采用直接数字频率合成（DDS）技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法，然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点，其中重点分析了幅度量化杂散产生的误差及其原因，最后针对DDS原理上存在的幅度量化杂散，利用FPGA时钟频率可调的特...

📅 2013-11-21 👤 himbly

FPGA DDS 杂散分析

可重配置PLL使用手册

本文档主要是以Altera公司的Stratix II系列的FPGA器件为例，介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应，其目的是通过提供PLL的重配置功能，使得不需要对FPGA进行重新编程就可以通过软件手段完成PLL的重新配置，以重新锁定和正常工作。...

📅 2013-11-02 👤 66666

PLL 可重配置使用手册

高速电路传输线效应分析与处理

随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50...

📅 2013-11-05 👤 tzrdcaabb

高速电路传输线效应分析