📚 时钟频率技术资料

📦 资源总数：7631

💻 源代码：20139

🔌 电路图：2

时钟频率（又译：时钟频率速度，英语：clockrate），是指同步电路中时钟的基础频率，它以“若干次周期每秒”来度量，量度单位采用SI单位赫兹（Hz）。它是评定CPU性能的重要指标。一般来说主频数字值越大越好。外频，是CPU外部的工作频率，是由主板提供的基准时钟频率。FSB频率，是连接CPU和主板芯片组中的北桥芯片的前端总线（FrontSideBus）上的数据传输频率。CPU的主频和外频间存在这样的关系：主频=外频×倍频。

🔥 时钟频率热门资料

查看全部7631个资源 »

电话计费器程序/*信号定义： clk：时钟信号

电话计费器程序/*信号定义： clk：时钟信号，本例中其频率值为1Hz； decide：电话局反馈回来的信号，代表话务种类，“01”表示市话，“10”表示长话，“11”表示特话； dispmoney：用来显示卡内余额，其单位为角，这里假定能显示的最大数额为50 元（500 角）；...

📅 2014-01-15 👤 hewenzhi

clk 电话计费器信号定义

模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下

模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0...

📅 2014-01-07 👤 ikemada

PLLF2 PLLF 滤波器电容

术是继直接频率合成和间接频率合成之后

术是继直接频率合成和间接频率合成之后，随有4～20倍可编程时钟乘法电路，系统最高时钟可达300 MHz,输出频率可达120 MHz，频率转化速度小于1μs。内部有12位D/A转化器、48位可编程频率寄存器和...

📅 2015-08-04 👤 hoperingcong

频率合成

用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波

用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效三、输入信号说明：输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK...

📅 2013-12-02 👤 wang0123456789

verilog 2MHz DIN CLK

2001年全国大学生电子设计竞赛“索尼杯”得主——调频收音机本调频收音机主要由索尼公司的FM/AM收音机芯片CXA1019、ROHM公司的PLL频率合成器BU2614(本刊网站上提供了该芯片的资料

2001年全国大学生电子设计竞赛“索尼杯”得主——调频收音机本调频收音机主要由索尼公司的FM/AM收音机芯片CXA1019、ROHM公司的PLL频率合成器BU2614(本刊网站上提供了该芯片的资料)和单片机组成。系统以单片机AT89C51为控制核心,实现全频搜索、指定频率范围搜索和手动搜索数控...

📅 2013-12-16 👤 123啊

2001 1019 2614 ROHM