提出了一种基于9/7小波的二维小波变换器的硬件设计方案.通过优化算法以及采用行列变换并行处理的方式,提高了变换器的数据吞吐量.该方案采用了流水线技术,较大地提高了硬件效率.综合结果表明,该方案的系统时钟可达到110 MHz,且具有高速、高吞吐量、片内存储器小等优点.
上传时间： 2015-01-03
上传用户：yangbo69
SPI（Serial Peripheral Interface，串行外围接口）是Motorola公司提出的外围接口协议，它采用一个串行、同步、全双工的通信方式，解决了微处理器和外设之间的串行通信问题，并且可以和多个外设直接通信，具有配置灵活，结构简单等优点。根据全功能SPI总线的特点，设计的SPI接口可以最大发送和接收16位数据；在主模式和从模式下SPI模块的时钟频率最大可以达到系统时钟的1/4，并且在主模式下可以提供具有四种不同相位和极性的时钟供从模块选择；可以同时进行发送和接收操作，拥有中断标志位和溢出中断标志位。
上传时间： 2013-11-11
上传用户：himbly
以SPI总线技术为基础，用微控制器S3C2450X和电平转换芯片MAX3088设计了一个RS-422接口电路，将SPI单端非平衡传输信号转换为RS-422差分信号。在保证SPI同步传输的高效性和高速性的同时，还增强了信号的抗干扰能力。 主要使用9 个信号主机输入G从机输出C 主机输出从机输入 串行时钟C 或外设片选或从机选择信号由从机在主机的控制下产生信号用于禁止或使能外设的收发功能为高电平时\" 禁止外设接收和发送数据为低电平时\" 允许外设接收和发送数据! 图1 所示是微处理器通过与外设连接的示意图!
上传时间： 2014-03-21
上传用户：lizhen9880
课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL
上传时间： 2013-12-21
上传用户：1583060504
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updown：计数器进行自加/自减运算控制（1：自加/0：自减）； load_d
上传时间： 2015-03-28
上传用户：zycidjl
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2013-12-31
上传用户：hphh
开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值，还应包含设定计数初值的电路
上传时间： 2014-07-30
上传用户：wlcaption
带时钟功能温度和湿度测量的仪器，毕业设计文件，已经在应用了。
上传时间： 2015-04-24
上传用户：asdkin
一个单片机＋实时时钟芯片实现的万年历程序，包括源代码和原理图设计，以及一些相关资料。
上传时间： 2014-11-24
上传用户：yuanyuan123
本程序以单片机为核心设计一个多功电子表，具有电时钟和跑表功能。做时钟时在4位LED 显示器上显示分、秒，做跑表时显示范围000.0秒~999.9秒并具有跑表启动和跑表复位功能键。
上传时间： 2015-07-11
上传用户：nanshan
