M23断电实时时钟电路的设计 m23的官方资料
上传时间： 2014-03-01
上传用户：libenshu01
电子时钟程序设计与仿真验证，VHDL语言
上传时间： 2013-12-04
上传用户：redmoons
clk4 时钟分频设计用于FPGA入门设计
上传时间： 2017-04-08
上传用户：qazxsw
完美时序 - 时钟产生和分发设计指南,很不错的理解时绪分析。
上传时间： 2013-12-25
上传用户：qoovoop
一个基于51单片机的时钟电路设计源代码 时间以24小时为一个周期； 显示时、分、秒； 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
上传时间： 2014-01-08
上传用户：wl9454
用VHDL 设计的单时钟同步十进制可逆计数器的设计
上传时间： 2017-05-13
上传用户：gundamwzc
用51单片机设计的时钟电路（毕业论文）用51单片机设计的时钟电路（毕业论文）
上传时间： 2017-05-18
上传用户：bibirnovis
DEMO2 数码管扫描显示电路/DEMO4 计数时钟 DEMO5 键盘扫描设计/DEMO6 波形发生器/DEMO7 用DAC实现电压信号检测/DEMO8 ADC电压测量/DEMO9 液晶驱动电路设计
上传时间： 2017-05-20
上传用户：lanhuaying
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。
上传时间： 2017-05-27
上传用户：xinzhch
这是基于AT89C51和X5045的智能时钟的设计 包含有程序设计和较完整的论文报告 喜欢的请下载
上传时间： 2017-06-04
上传用户：671145514
