电路设计必备之完美时序：时钟产生和分发设计指南
上传时间： 2013-12-13
上传用户：xhz1993
可编程开关电容滤波器时钟产生电路的程控调节
上传时间： 2016-10-04
上传用户：啊飒飒大师的
完美时序 - 时钟产生和分发设计指南,很不错的理解时绪分析。
上传时间： 2013-12-24
上传用户：qoovoop
时钟产生电路，12.5倍分频电路，可以用于参考半分频电路
标签： 时钟产生电路
上传时间： 2013-12-17
上传用户：lunshaomo
ADI比较经典的高速系时钟和频率合成设计的文档，比较有价值！
上传时间： 2015-12-11
上传用户：ygyh
Sigma-Delta A/D转换器利用过采样，噪声整形和数字滤波技术，有效衰减了输出信号带内的量化噪声，提高了信噪比。与传统的Nyquist转换器相比，它降低了对模拟电路性能指标和元件精度的要求，简化了模拟电路的设计，降低了生产成本。 本论文在对Sigma-Delta A/D转换器原理研究的基础上，基于TSMC0．18um工艺，采用1．8V工作电源，128倍的过采样率，6．4MHz的采样频率，设计了一个主要应用于音频信号处理的Sigma-Delta A/D转换器，分辨率达到16位。在调制器的设计中，本文采用了多级噪声整形MASH（2-1）级联调制器结构，同时，考虑了各种非理想因素对系统性能的影响，在SDtoolbox工具的帮助下使用Simulink进行调制器系统设计。并使用Cadence Spectre对模块电路进行设计仿真，包括运放，比较器，带隙基准电压源，CMOS开关，非交叠时钟产生电路等。在数字抽取滤波器的设计中，采用了分级抽取技术，使用MATLAB软件中的SPTool和FDATool工具对各级抽取滤波器进行优化设计。并在原有的滤波器算法的基础上，采用了CIC滤波器和半带滤波器，设计出了运算量和存储量都相对少的三级抽取滤波器系统，大大降低了功耗和面积。 论文的仿真结果表明，所设计的Sigma-Delta A/D转换器信噪比达到102．3dB，满足系统需要的16位精度要求。 关键词：Sigma-Ddta； 信噪比； 多级噪声整形； 数字抽取滤波器
标签： SigmaDelta 音频 模数转换器
上传时间： 2013-06-27
上传用户：songyuncen
作为电子类专业学生，实验是提高学生对所学知识的印象以及发现问题和解决问题的能力，增加学生动手能力的必须环节。本设计的目的就是开发一套满足学生实验需求的信号源，基于此目的本信号源并不需要突出的性能，但经济上要求低成本，同时要求操作简单，能够输出多种波形，并且利于学生在此平台上认识信号源原理，同时方便在此平台上进行拓展开发。 设计中运用虚拟仪器技术将计算机屏幕作为仪器面板，采用EPP接口，同时在FPGA上开发控制电路，为后续开发留下了空间，同时节省了成本。本设计采用地址线16位，数据线12位的静态RAM作为信号源的波形存储器，后端采用两种滤波类型对需要滤波的信号进行滤波。启动信号时软件需要先将波形数据预存在存储器中便于调用，最后得到的结果基本满足教学实验的需求。 本文结构上首先介绍了直接采用DDS芯片制作信号源的利弊，及作者采用这种设计的初衷，然后介绍了信号源的整体结构，总体模块。以下章节首先介绍FPGA内部设计，包括总体结构和几大部分模块，包括：时钟产生电路，相位累加器，数据输入控制电路，滤波器控制电路，信号源启动控制电路。 然后介绍了其他模块的设计，包括存储器选择，幅度控制电路的设计以及滤波器电路的设计，本设计的幅度控制采用两级DA级联，以及后端电阻分压网络调节的方式进行设计，提高了幅度调节的范围。对于滤波器的设计，依据不同的信号频率，分成了4个部分，对于500K以下的信号采用的是二阶巴特沃斯有源低通滤波，对于500K以上至5M以下信号采用的五阶RC低通滤波器。 在软件设计部分，分成两个部分，对于底层驱动程序采用以Labwindows/CVI为平台进行开发，利用其编译和执行速度快，并且和LabVIEW能够很好连接的特性。对于上层控制软件，采用以LabVIEW为平台进行开发，充分利用其图化设计，易于扩展。 论文最后对所做工作进行了总结，提出了进一步改进的方向。
上传时间： 2013-04-24
上传用户：afeiafei309
数字信号处理是信息科学中近几十年来发展最为迅速的学科之一。常用的实现高速数字信号处理的器件有DSP和FPGA。FPGA具有集成度高、逻辑实现能力强、速度快、设计灵活性好等众多优点，尤其在并行信号处理能力方面比DSP更具优势。在信号处理领域，经常需要对多路信号进行采集和实时处理，为解决这一问题，本文设计了基于FPGA的数据采集和处理系统。 本文首先介绍数字信号处理系统的组成和数字信号处理的优点，然后通过FFT算法的比较选择和硬件实现方案的比较选择，进行总体方案的设计。在硬件方面，特别讨论了信号调理模块、模数转换模块、FPGA芯片配置等功能模块的设计方案和硬件电路实现方法。信号处理单元的设计以Xilinx ISE为软件平台，采用VHDL和IP核的方法，设计了时钟产生模块、数据滑动模块、FFT运算模块、求模运算模块、信号控制模块，完成信号处理单元的设计，并采用ModelSim仿真工具进行相关的时序仿真。最后利用MATLAB对设计进行验证，达到技术指标要求。
上传时间： 2013-07-07
上传用户：小火车啦啦啦
时序的问题
上传时间： 2013-10-12
上传用户：yuchunhai1990
时序的问题
上传时间： 2013-10-07
上传用户：ABC677339
