基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述
基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 ...
时序优化技术资料
📦 资源总数：4736
💻 源代码：4537
🔌 电路图：1
📚 时序优化全部资料 (4736个)
基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图
基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图...
邮运汽车运输组织优化与信息支持系统研究
邮运汽车运输组织优化与信息支持系统研究，应用于邮局系统的研究，希望对此有兴趣的网友有帮助...
这是用delphi开发的Windows优化大师的注册机源码.以经经过测试可以使用.
这是用delphi开发的Windows优化大师的注册机源码.以经经过测试可以使用....
这是fortran的刚架优化程序
这是fortran的刚架优化程序，大家下载吧，，很有用的．...
优化后的系统
优化后的系统，界面经过优化修改，毕业作品，希望大家喜欢...
U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询, MCS-51单片机C语言示例程序
U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询, MCS-51单片机C语言示例程序...
U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询
U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询...
介绍了TFT—LCD接口时序和S3C2410的LCD控制寄存器设置方案
介绍了TFT—LCD接口时序和S3C2410的LCD控制寄存器设置方案，结合实例阐述了基于S3C2410的LCD显示系统的设计方法。...
网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出！
网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出！...