网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出! - 免费下载
VHDL/FPGA/Verilog资源
文件大小:52 K
💡 温馨提示:本资源由用户 dragoncircle 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。
📂 共 22 个源码文件 点击文件名可在线查看源代码