基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
上传时间： 2016-09-06
上传用户：1583060504
用verillog HDL 写的数字频率计.在实验箱上测试通过
上传时间： 2013-12-28
上传用户：chenbhdt
Verilog HDL下的4 位数字频率计控制模块源代码
上传时间： 2016-11-25
上传用户：ainimao
1、数字锁相环的单片机代码。 2、单片机与数字锁相环MC145152的应用系统的设计与实现。
上传时间： 2016-11-26
上传用户：410805624
采用VerilogHDL语言编写的数字频率计
标签： VerilogHDL 语言 编写 数字频率计
上传时间： 2013-12-19
上传用户：Yukiseop
此为使用DDS直接数字频率合成器之设计报告,作者相当的详细介绍DDS之原理以及使用Altera之FPGA做设计,供使用者参考.
上传时间： 2016-12-17
上传用户：源码3
:介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。
上传时间： 2014-01-02
上传用户：tianyi223
用Verilog HDL / VHDL实现的数字频率计（完整实验报告）
上传时间： 2014-01-22
上传用户：dapangxie
用51单片机做的数字频率计，精度非常高，计数误差不超过1Hz。量程0--65535.
上传时间： 2013-11-29
上传用户：wyc199288
基于VHDL的简易数字频率计，具体功能不清楚请大家验证！
上传时间： 2014-11-30
上传用户：6546544
