利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能,分别由6个数码管显示24h、60min、60s
上传时间: 2016-07-16
上传用户:lunshaomo
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等
上传时间: 2016-09-06
上传用户:1583060504
多功能电子数字钟的设计 带语音报时功能 比赛做的
上传时间: 2013-12-19
上传用户:xyipie
设计一个多功能数字钟,以一昼夜24小时为一个计数周期。准确计时,具有“时”“分”“秒”数字显示。整点能自动打点、报时。要求报时声响四低一高,最后一响为整点。具有校时功能。要求电路主要采用中小规模CMOS集成电路。要求电路尽量简化,并选用同类型的器件。在EWB电子工作平台上进行电路的设计和计算机仿真。
上传时间: 2013-12-29
上传用户:tfyt
多功能数字钟的设计,以模拟电路为理论基础,以555芯片为主要功能处理器件,配合外围电路,构成简单实用的多功能数字钟。
上传时间: 2016-10-20
上传用户:gxf2016
多功能数字钟的设计,利用一块芯片完成除时钟源、按键、扬声器和显示器
上传时间: 2013-12-29
上传用户:lunshaomo
使用EPM7128设计的数字钟,调时、对时等基本功能都具备了,如果不是受限于7128的规模,个别地方还可以做的更好!
上传时间: 2016-11-10
上传用户:Avoid98
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟,并具有定时与闹钟功能,能在设定的时间发出闹铃音,能非常方便地对小时、分钟和秒进行手动调节以校准时间,每逢整点,产生报时音报时。 实验平台: 1. 一台PC机; 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告
上传时间: 2013-12-08
上传用户:hphh
本文描述了数字钟的设计方案和具体的设计步骤及代码,功能比较全面,可以直接用作课程设计!
上传时间: 2014-01-23
上传用户:15736969615
设计一带有时间校准和时间显示的数字钟电路,能 显示时、分、秒。
上传时间: 2014-07-13
上传用户:784533221