利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能

相 关 资 源

• 利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能免费下载

  资源简介：利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s

  标签： VHDL 语言 数字 分

  上传时间： 2016-07-17

  上传用户：lunshaomo

• 利用VHDL语言设计一个电子时钟免费下载

  资源简介：利用VHDL语言设计一个电子时钟，包含相应的设计子程序及仿真结果

  标签： VHDL 语言 电子时钟

  上传时间： 2017-09-04

  上传用户：wanqunsheng

• 利用VHDL 语言设计出租车计费系统, 使其实现计费以及预置和模拟汽车启动、停止、暂停等功能, 并设计动态扫描电路显示车费数目, 突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序免费下载

  资源简介：利用VHDL 语言设计出租车计费系统, 使其实现计费以及预置和模拟汽车启动、停止、暂停等功能, 并设计动态扫描电路显示车费数目, 突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序通过下载到特定芯片后, 可应用于实际的出租车计费系统...

  标签： VHDL 语言 出租车计费系统 计费

  上传时间： 2017-05-22

  上传用户：变形金刚

• 使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.免费下载

  资源简介：使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.

  标签： Verilog 校时 语言 编写

  上传时间： 2014-01-26

  上传用户：417313137

• 单片机设计的数字钟程序。初学的可以看看免费下载

  资源简介：单片机设计的数字钟程序。初学的可以看看，可以设置闹钟，调时等功能

  标签： 单片机设计 数字 程序

  上传时间： 2014-06-04

  上传用户：yiwen213

• 用VHDL能进行正常的时、分、秒计时功能、分别有6个数码管显示24小时、60分钟、60秒钟的计数器显示。免费下载

  资源简介：用VHDL能进行正常的时、分、秒计时功能、分别有6个数码管显示24小时、60分钟、60秒钟的计数器显示。

  标签： VHDL 分 正 数码管显示

  上传时间： 2013-12-20

  上传用户：kytqcool

• 这是利用java语言来对xml文档进行处理的DOM程序免费下载

  资源简介：这是利用java语言来对xml文档进行处理的DOM程序

  标签： java DOM xml 语言

  上传时间： 2013-12-25

  上传用户：c12228

• 现有的许多具有串口管理功能的设备不能进行联网的管理和数据存取免费下载

  资源简介：现有的许多具有串口管理功能的设备不能进行联网的管理和数据存取，我们可以利用先进的TCP/IP技术和管理方式对这些设备进行技术改造。本文主要对基于TCP/IP的串口数据流做了阐述，并提出了基于硬件与软件相结合实现的串口服务器的系统整体解决方案，对硬件系统...

  标签： 串口 设备 联网 数据存取

  上传时间： 2014-01-25

  上传用户：chenlong

• 基于CPLD FPGA的数字通信系统建模与设计免费下载

  资源简介：本书主要介绍了基于cpld/fpga的数字通信系统的设计原理与建模方法。从通信系统的组成、eda概述及建模的概念开始（第1～2章），围绕数字通信系统的VHDL设计与建模两条主线，讲述了常用基本电路的建模与VHDL编程设计（第3章），详细地介绍了数字通信基带信号的...

  标签： CPLD FPGA 数字通信 系统建模

  上传时间： 2014-01-03

  上传用户：tiantian

• 数字钟代码免费下载

  资源简介：数字钟代码，用VHDL语言设计一个数字钟系统，该系统具有显示时、分、秒的功能，具有较时功能，具有整点报时功能。

  标签： 数字 代码

  上传时间： 2016-08-18

  上传用户：黄华强

• 此文件是用汇编语言编写的数字钟原程序免费下载

  资源简介：此文件是用汇编语言编写的数字钟原程序，它包括时钟显示、整点报时和闹钟部分。

  标签： 汇编语言 数字 编写 程序

  上传时间： 2014-01-08

  上传用户：wmwai1314

• 是EDA设计的数字钟的VHDL语言程序免费下载

  资源简介：是EDA设计的数字钟的VHDL语言程序，可用Max+Plus2进行编译，仿真并下载到芯片中。

  标签： VHDL EDA 数字 语言程序

  上传时间： 2016-04-30

  上传用户：manlian

• VHDL语言设计的数字钟 具有时分秒三段显示免费下载

  资源简介：VHDL语言设计的数字钟 具有时分秒三段显示

  标签： VHDL 语言 数字 时分

  上传时间： 2017-01-25

  上传用户：evil

• 设计一个能显示时、分、秒的简易数字钟,具有时间调整功能免费下载

  资源简介：设计一个能显示时、分、秒的简易数字钟,具有时间调整功能，利用GW48－PK2系统上的数码管显示时间，调整时间用的按键也使用GW48－PK2系统上的按键。

  标签： 分 数字 时间调整

  上传时间： 2014-01-07

  上传用户：D&L37

• 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟免费下载

  资源简介：设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 ...

  标签： 分 计时 数字

  上传时间： 2013-12-09

  上传用户：hphh

• 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟免费下载

  资源简介：设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Veril...

  标签： 分 计时 数字

  上传时间： 2017-01-30

  上传用户：dreamboy36

• 利用MATLAB语言设计巴特沃斯数字滤波器的方法及如何实现仿真。免费下载

  资源简介：利用MATLAB语言设计巴特沃斯数字滤波器的方法及如何实现仿真。

  标签： MATLAB 语言 巴特沃斯 仿真

  上传时间： 2015-06-08

  上传用户：ve3344

• 本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程免费下载

  资源简介：本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA

  标签： VHDL 分频 整数 系数

  上传时间： 2015-11-27

  上传用户：tyler

• 用VHDL语言设计的二输入与非门电路,结构简单,使用,希望能有所帮助,谢谢批评指导!免费下载

  资源简介：用VHDL语言设计的二输入与非门电路,结构简单,使用,希望能有所帮助,谢谢批评指导!

  标签： VHDL 语言 与非门电路 输入

  上传时间： 2016-06-22

  上传用户：miaochun888

• 这是用VHDL语言设计的四输入与非门电路,很简单,也很实用,希望对大家能有帮助,谢谢批评指导.免费下载

  资源简介：这是用VHDL语言设计的四输入与非门电路,很简单,也很实用,希望对大家能有帮助,谢谢批评指导.

  标签： VHDL 语言 与非门电路 家

  上传时间： 2016-06-22

  上传用户：xhz1993

• 本书详细介绍了VHDL语言设计数字逻辑电路和数字系统的过程和方法免费下载

  资源简介：本书详细介绍了VHDL语言设计数字逻辑电路和数字系统的过程和方法，并对设计中各种相关技术做了详细的介绍，出此之外，本书提供了丰富的 实例，条理清晰，通俗易懂。

  标签： VHDL 详细介绍 数字逻辑电路 数字系统

  上传时间： 2016-06-28

  上传用户：顶得柱

• 介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。免费下载

  资源简介：介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。

  标签： Altera 8421 CPLD VHDL

  上传时间： 2016-11-03

  上传用户：manking0408

• 用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高,免费下载

  资源简介：用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。

  标签： VHDL FPGA CPLD PLUS

  上传时间： 2013-12-28

  上传用户：zhengzg

• 用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计免费下载

  资源简介：用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计

  标签： VHDL FIR FPGA CPLD

  上传时间： 2017-08-05

  上传用户：hwl453472107

• 这是用VHDL语言编写的数字钟。可以设置时分秒免费下载

  资源简介：这是用VHDL语言编写的数字钟。可以设置时分秒，还可以整点报时。

  标签： VHDL 语言 编写 数字

  上传时间： 2017-08-11

  上传用户：zhyiroy

• 利用 VHDL 语言进行串行通信设计是一种很有效的方法 ,其原理简单 ,可靠性高 ,又可以根据需要自行设定传输速率 ,与传统的串行通信设计相比具有独特的优势.文章还对在软件开发过程中应注意的事项作 免费下载

  资源简介：利用 VHDL 语言进行串行通信设计是一种很有效的方法 ,其原理简单 ,可靠性高 ,又可以根据需要自行设定传输速率 ,与传统的串行通信设计相比具有独特的优势.文章还对在软件开发过程中应注意的事项作 了说明.

  标签： VHDL 串行 通信设计 语言

  上传时间： 2017-08-31

  上传用户：zhuyibin

• 用VHDL语言设计基于FPGA器件的高采样率FIR滤波器免费下载

  资源简介：用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计

  标签： VHDL FPGA FIR 语言

  上传时间： 2013-08-07

  上传用户：ukuk

• 是基于EDA系统上的一24小时制的数字钟设计免费下载

  资源简介：是基于EDA系统上的一24小时制的数字钟设计，利用EDA系统通过Quartus2直接运行。

  标签： EDA 数字钟设计

  上传时间： 2014-01-11

  上传用户：13681659100

• 设计一带有时间校准和时间显示的数字钟电路免费下载

  资源简介：设计一带有时间校准和时间显示的数字钟电路，能 显示时、分、秒。

  标签： 时间校准 数字 钟电路

  上传时间： 2014-07-13

  上传用户：784533221

• 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。免费下载

  资源简介：采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满...

  标签： VHDL 100 MHz

  上传时间： 2013-12-25

  上传用户：zycidjl