用VHDL语言实现一个能显示时、分、秒的时钟：可分别进行时和分的手动校正；12小时、24小时计时制可选 - 免费下载
VHDL/FPGA/Verilog资源
文件大小：375 K
📂 共 91 个源码文件 点击文件名可在线查看源代码
温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。