eda 开发数字钟的设计具体编程代码和开发流程与设计图
上传时间: 2014-01-15
上传用户:wys0120
数字钟的设计,方框图
标签: 数字
上传时间: 2015-12-17
上传用户:manking0408
一个数字钟的设计方法及方框图,请指教
上传时间: 2015-12-17
上传用户:变形金刚
介绍了用VHDL设计数字钟的相关知识,是学习VHDL的经典例子.
上传时间: 2016-01-25
上传用户:xymbian
用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子
上传时间: 2014-12-20
上传用户:chongcongying
多功能电子数字钟vhdl 计算机专业课程设计必备
上传时间: 2014-01-09
上传用户:xiaoyunyun
vhdl设计的简易数字钟,里面有报告的模板,设计思想,设计图,模块代码,简单易懂。
上传时间: 2016-03-02
上传用户:kristycreasy
基于Verilog HDL设计的多功能数字钟,有兴趣的
上传时间: 2013-11-26
上传用户:宋桃子
课程设计,数字钟的电子技术课程设计.数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。
上传时间: 2013-12-12
上传用户:lx9076
关于我的数字钟的设计,设计一个24小时的数字闹钟,该数字闹钟的面板如图9.1所示,它包括以下几个组成部分:(1)显示屏,由7个七段数码管组成,其中6个用于显示当前时间(时:分:秒)或设置的闹钟时间,而另一个则用于显示系统内部产生的周期性循环变化的待选预置数字; (2)YES(确认)键:用于输入新的时间或新的闹钟时间时,对每位待选预置数字输入的确认;(3)TIME(时间)键:用于确定新的时间设置;(4)ALARM(闹钟)键:用于确定新的闹钟时间设置,或显示已设置的闹钟时间;(5)扬声器,在当前时钟时间与闹钟时间相同时,发出蜂鸣声。
上传时间: 2013-12-10
上传用户:wsf950131