利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
在EASYARM实验平台上的数字/模拟转换测试代码
上传时间： 2014-01-24
上传用户：gaome
rs485、八位扫描显示、按键、数字编码器
上传时间： 2014-12-22
上传用户：xiaohuanhuan
数字水印中经常用到的图像BABOO.bmp,上传后大家就不需要那么麻烦去别处下载了
上传时间： 2013-12-24
上传用户：xuanchangri
pt2313在车载播放器上的应用，包含音量响度等的调节，最主要的是有平衡度的调节
上传时间： 2013-12-17
上传用户：2467478207
xilinx设计并完成一个10位的D/F转换器，输入的数字量分别由按键K1,K2来调节，其中K1完成加1功能，而K2则完成减1功能，并把转换的结构西哦女冠到BUZZ蜂鸣器上。
上传时间： 2013-12-08
上传用户：yoleeson
用verilog实现的记时器程序,在Quartus II上编译通过并成功运行
上传时间： 2013-12-17
上传用户：GHF
用verilog实现的抢答器程序,在Quartus II上编译通过并成功运行
上传时间： 2014-01-14
上传用户：sunjet
四位全加器语言描述是以文本方式上传的，呵呵，希望大家有帮助
上传时间： 2014-01-26
上传用户：siguazgb
数字录音机：进一步掌握A/D转换器与D/A转换器的使用方法。
上传时间： 2013-12-08
上传用户：xjz632
