电路原理图 压缩解压 人工审核无毒

利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试

所属分类 压缩解压
文件大小 663 K
文件格式 RAR 文件
累计下载 85 次
分享作者
发布日期

资料详细技术说明

利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒/分/时的依次显示并正确计数; 2. 秒/分/时各段个位满10正确进位,秒/分能做到满60向前进位; 3. 定时闹钟:实现整点报时,又扬声器发出报时声音; 4. 时间设置,也就是手动调时功能:当认为时钟不准确时,可以分别对分/时钟进行调整; 5. 利用多余两位数码管完成秒表显示:A、精度达10ms;B、可以清零;C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能: 1. 闹钟只是整点报时,不能手动设置报时时间,遗憾之一; 2. 秒表不能向秒进位,也就是最多只能记时100ms; 3. 秒表暂停记录数据后不能在原有基础上继续计时,而是复位重新开始。 【注意】秒表为后来添加功能,所以有很多功能不成熟!

压缩包内文件清单(共 12 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
timer(34).cnf 6.2 KB
包内组件
2 FILE
fre_100.acf 15.2 KB
包内组件
3 FILE
hour.acf 15.2 KB
包内组件
4 FILE
decoder_dynamic(1).cnf 8.6 KB
包内组件
5 FILE
contr.pof 2 KB
包内组件
6 FILE
timer(33).cnf 9.6 KB
包内组件
7 FILE
contr.jam 24.4 KB
包内组件
8 FILE
decoder.pin 3.4 KB
包内组件
9 FILE
u3450175.dls 15.2 KB
包内组件
10 FILE
contr.mmf 343 B
包内组件
11 FILE
u3225183.dls 32.6 KB
包内组件
12 FILE
d_ff.hif 1.6 KB
包内组件

相关压缩解压资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分