虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

感应器

传感器是接收信号或刺激并反应的器件,能将待测物理量或化学量转换成另一对应输出的装置。用于自动化控制、安防设备等。在刺激主理学中,为获得电刺激,这段时间多使用电子学的刺激装置。
  • 基于VHDL语言的卷积码编解码器的设计

    本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。

    标签: VHDL 语言 卷积码 编解码器

    上传时间: 2013-06-16

    上传用户:zfh920401

  • 小功率光伏逆变器的设计

    文章首先分析比较了光伏并网逆变器的各种主电路结构优缺点,提出适合小 功率光伏系统的两级式并网结构,并对前级DC-DC电路和后级DC-AC分别进行 了电路结构的选择。

    标签: 小功率 光伏逆变器

    上传时间: 2013-06-14

    上传用户:jjj0202

  • 源码公开的MCS-51单片机宏汇编器

    周立功的一份文档,介绍源码公开的MCS-51单片机宏汇编器,本是一应届生的习作,是学习编译原理和C程序设计的“靶子”,虽然该软件未完全达到满意效果,不过与Keil公司的A51配合起来使用还是不错的。

    标签: MCS 51 源码 单片机

    上传时间: 2013-05-19

    上传用户:axxsa

  • 基于ARM感应电机数字控制器的设计

    感应电机具有可靠性好、结构简单、耐腐蚀、效率好、结构紧凑、价格低廉和体积小等优点,成为工业伺服控制的主要传动装置然而,感应电机又是一个多变量、强耦合的非线性系统,磁链和转矩的非线性耦合及参数时变,使得感应电机的控制十分复杂,特别是在实际电机控制系统中,还需要考虑硬件和周围环境等多种因素的干扰,致使实现高性能的感应电机控制系统更加困难 本文研究感应电机的高性能控制策略,综述了感应电机高性能控制策略的发展历程和感应电机模糊控制的发展现状,分析了实际电机控制系统控制器选型中各个嵌入式微处理器的基本性能和优缺点在给出三相坐标系和二相坐标系中的感应电机数学模型之后,从理论上阐述了模糊控制和矢量控制的基本原理,针对传统的PI控制器参数整定繁琐,系统鲁棒性差的缺点,论文将模糊控制技术应用于感应电机的变频调速,采用CRI推理法,设计了一种参数自整定模糊PI矢量控制器,利用Matlab对基于模糊PI控制的感应电机控制系统进行了仿真,并对采用两种控制器实现的感应电机调速控制系统进行了比较、分析仿真结果表明模糊控制的控制性能优于常规的PI调节器 论文对基于ARM的感应电机数字控制技术进行了系统研究,阐述了采用LPC2214ARM微处理器构成数字感应电机变频调速系统的方法,给出了一种高性能感应电机的数字实现方案,详细介绍了系统硬件结构的组成及软件模块的功能,并给出了主要算法的参考代码,为实际电机控制器的选型和开发提供了一个新的思路

    标签: ARM 感应电机 数字控制器

    上传时间: 2013-08-03

    上传用户:sy_jiadeyi

  • 基于FPGA技术的HDLC帧收发器

    基于FPGA技术的HDLC帧收发器的设计与实现

    标签: FPGA HDLC 收发器

    上传时间: 2013-05-24

    上传用户:lindor

  • USBISP下载器驱动

    USBISP下载器驱动USBISP下载器驱动及说明(USBISP配置用户用)\RZ-USBISP使用说明

    标签: USBISP 下载器 驱动

    上传时间: 2013-07-03

    上传用户:coeus

  • C8051编程器资料

    c8051编程器资料,u-ec2,u-ec5,u-pdc 资料

    标签: C8051 编程器

    上传时间: 2013-05-31

    上传用户:1134473521

  • 卷积Turbo码编译码器FPGA实现

    卷积Turbo码因其优异的纠错性能越来越受人门的关注,而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准,以低时延、高吞吐量、支持高时钟频率、参数可配置为目标,对卷积Turbo码编码器和译码器的FPG...

    标签: Turbo FPGA 卷积 编译码器

    上传时间: 2013-05-19

    上传用户:cuibaigao

  • 555定时器电路设计软件

    555定时器电路设计软件,有很多555电路参数的计算

    标签: 555 定时器电路 设计软件

    上传时间: 2013-04-24

    上传用户:恋天使569

  • 基于vhdl的移位寄存器设计

    16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口

    标签: vhdl 移位寄存器

    上传时间: 2013-04-24

    上传用户:diamondsGQ