用FPGA设计多功能数字钟
上传时间： 2013-11-16
上传用户：1234567890qqq
基于DDS的多波形信号发生器设计
上传时间： 2013-11-08
上传用户：kqc13037348641
本文介绍了在大规模FPGA设计中可以提高综合效率和效果的多点综合技术，本文适合大规模FPGA的设计者和Synplify pro的用户阅读。
上传时间： 2013-11-23
上传用户：lbbyxmraon
基于Actel FPGA 的多串口扩展设计采用了Actel 公司高集成度，小体积，低功耗，低系统成本，高安全性和可靠性的小容量FPGA—A3P030 进行设计，把若干接口电路的功能集成到A3P030 中，实现了三路以上的串口扩展。该设计灵活性高，可根据需求灵活实现并行总线扩展三路UART 或者SPI 扩展三路UART，波特率可以灵活设置。
上传时间： 2013-10-18
上传用户：JIEWENYU
为有效控制固态功率调制设备,提高系统的可调性和稳定性,介绍了一种基于现场可编程门阵列( FPGA)和微控制器(MCU) 的多路高压IGBT 驱动触发器的设计方法和实现电路。该触发器可选择内或外触发信号,可遥控或本控,能产生多路频率、宽度和延时独立可调的脉冲信号,信号的输入输出和传输都使用光纤。将该触发器用于高压IGBT(3300 V/ 800 A) 感应叠加脉冲发生器中进行实验测试,给出了实验波形。结果表明,该多路高压IGBT驱动触发器输出脉冲信号达到了较高的调整精度,频宽’脉宽及延时可分别以步进1 Hz、0. 1μs、0. 1μs 进行调整,满足了脉冲发生器的要求,提高了脉冲功率调制系统的性能。
上传时间： 2013-10-22
上传用户：zhulei420
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
为满足TD-LTE系统对实时性的要求，通过对媒体接入控制（MAC）层和物理层之间的实时性研究以及对操作系统Nucleus PLUS的机制分析，实现了MAC层子帧调度。根据TD-LTE无线综合测试仪中的设计要求，详细介绍了Nucleus PLUS任务循环调度以及MAC子帧调度的流程设计。在实现MAC层基本功能的同时满足了TD-LTE对系统实时性、子帧同步与任务资源管理的需求。
上传时间： 2013-11-10
上传用户：royzhangsz
针对国家突发公共事件应急体系建设规划的要求，设计了一种基于Web和GIS的灾害预警信息管理系统，建立了同一地理空间下的省、地市、县三级灾害信息管理与发布的预警机制。研制了基于GSM/GPRS通信的预警信息语音发布一体机和图文LED电子屏，通过短信和语音的将预警信息大范围发布。本系统已在多省市不同领域广泛应用，尤其是在气象信息管理与发布领域发挥了重要作用。
上传时间： 2013-10-20
上传用户：ardager
随着3G应用的快速发展，移动通信系统的安全性至关重要， 特别是针对安全敏感的应用。本文研究了第三代移动通信系统的信息安全机制， 包括第三代移动通信系统面临的信息安全威胁等。在此基础上对以3G智能手机为代表的移动终端的安全使用提出了一些方法。
上传时间： 2013-11-20
上传用户：nairui21
IEEE 802.11n无线局域网标准为了避免不必要的波束成型采用了循环移位机制，该机制对符号同步造成障碍，使得符号同步产生所谓的假多径问题。针对这个问题，本文提出了一种采用移位叠加的本地训练序列互相关的同步方法。通过对IEEE 802.11n无线局域网系统进行建模仿真，对新提出的方法和前人所提出的方法进行比较。最终验证该同步方法具有实用性，能够大幅度的提升同步的精度，使得符号同步的定位误差控制在2个采样点之内。
上传时间： 2013-10-29
上传用户：z754970244
