随着对IEEE1641标准研究的逐渐深入，信号的构建成为了研究重点。对信号模型进行同步和门控控制，可以影响到TSF（测试信号框架）模型的输出，从而达到控制信号的目的，使测试需求更加完善以及测试过程更加精确。
上传时间： 2014-01-01
上传用户：YUANQINHUI
先进的系统架构和集成电路设计技术，使得模数转换器 (ADC) 制造商得以开发出更高速率和分辨率，更低功耗的产品。这样，当设计下一代的系统时，ADC设计人员已经简化了很多系统平台的开发。例如，同时提高ADC采样率和分辨率可简化多载波、多标准软件无线电系统的设计。这些软件无线电系统需要具有数字采样非常宽频范围，高动态范围的信号的能力，以同步接收远、近端发射机的多种调制方式的高频信号。同样，先进的雷达系统也需要提高ADC采样率和分辨率，以改善灵敏度和精度。在满足了很多应用的具体需求，ADC的主要性能有了很大的提高的同时，ADC的功耗也有数量级的下降，进一步简化了系统散热设计和更小尺寸产品的设计。
标签： FemtoCharge ADC 高分辨率 低功耗
上传时间： 2013-10-22
上传用户：meiguiweishi
自己整理的MSP430程序，已经调试通过，注释清晰模块化很强。16位AD采样，12864字符数字显示，欢迎下载，如有改进意见希望回馈。谢谢!
上传时间： 2013-12-23
上传用户：ssj927211
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。
上传时间： 2014-12-23
上传用户：dreamboy36
为了模拟图像分类任务中待分类目标的可能分布，使特征采样点尽可能集中于目标区域，基于Yang的有偏采样算法提出了一种改进的有偏采样算法。原算法将目标基于区域特征出现的概率和显著图结合起来，计算用于特征采样的概率分布图，使用硬编码方式对区域特征进行编码，导致量化误差较大。改进的算法使用局部约束性编码代替硬编码，并且使用更为精确的后验概率计算方式以及空间金字塔框架，改善了算法性能。在PASCAL VOC 2007和2010两个数据集上进行实验，平均精度比随机选取的特征采样方法能够提高约0.5%，验证了算法的有效性。
上传时间： 2013-10-24
上传用户：wawjj
本文首先推导出过采样滤波器组精确重构的条件，由于此时所需的约束条件数比临界采样时少，因而可以设计出频域衰减特性更好的滤渡器组 然后提出了精碲重梅约束条件下原壅低通滤波器的一种新的设计方法．采用矢量的二次型约束优化算法。谈算法优化方便，收敛速度快．与其它方法相比，滤渡器的阻带衰减大。
上传时间： 2013-10-13
上传用户：tfyt
论述了过采样Σ一AADC的基本原理及结构，分析了Σ一△调制器的频域传输特性和系统的信噪比，给出了实现不同的A／D转换精度必须满足的条件和用单片机实现Σ一AADC的具体方法和电路．实际使用表明，该方法测量结果可靠，具有实用价值．
上传时间： 2013-11-17
上传用户：gaome
介绍一种简便的方法, 只用软件就可以将转换器位数提高, 并且还能同时提高采样系统的信噪比。通过实际验证, 证明该方法是成功的。
上传时间： 2013-11-11
上传用户：zhenyushaw
研究了一种利用corid 算法的矢量及旋转模式对载波同步中相位偏移进行估计并校正的方法.设计并实现了基于corid 算法的数字锁相环.通过仿真验证了设计的有效性和高效性.
上传时间： 2013-11-21
上传用户：吾学吾舞
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时间(Flight Time)意义相同，其值并不是从仿真直接得到，而是通过仿真结果的后处理得来。请看下面图示：图一为实际电路，激励源从输出端，经过互连到达接收端，传输延时如图示Rmin，Rmax，Fmin，Fmax。图二为对应输出端的测试负载电路，测试负载延时如图示Rising，Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。
上传时间： 2013-11-05
上传用户：VRMMO
