用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计
上传时间： 2013-08-07
上传用户：ukuk
多通道同步数据采集系统的典型模型,并针对医疗系统设计完成了基于ADC0809的多通道同步数据采集装\r\n置,采集综合运用了光耦隔离及抗干扰、自修复等技术,提高了系统的性价比。\r\n
上传时间： 2013-08-08
上传用户：busterman
使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
上传时间： 2013-08-12
上传用户：ljt101007
关键字： 基带 采样 频谱 信号
上传时间： 2013-08-19
上传用户：youmo81
针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。
上传时间： 2013-08-21
上传用户：sjw920325
cpld max7128s控制3路AD7472采样，希望对大家有帮助。
上传时间： 2013-08-22
上传用户：hn891122
FPGA异步时钟设计中的同步策略，需要
上传时间： 2013-08-23
上传用户：540750247
altera fpga 基于vhdl,实现vga的同步block.
上传时间： 2013-08-26
上传用户：hn891122
proteus仿真ARM2100系列例子-adc采样\r\n有了PROTEUS软件我们不用开发板也可以进行ARM项目开发了!
上传时间： 2013-08-26
上传用户：kangqiaoyibie
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
上传时间： 2013-08-28
上传用户：huyahui
