功<b>分</b>器

用FPGA仿真实现数控分频器

用FPGA仿真实现数控分频器，完整的工程文件

标签： FPGA 仿真实现数控分频器

上传时间： 2014-06-18

上传用户：dyctj
此文件为EDA的8位分频器

此文件为EDA的8位分频器，但可以用于不同位分频器，如：1位到10位等，用Quartus软件来，以文件VHD格式编译即可

标签： EDA 8位分频器

上传时间： 2013-12-25

上传用户：003030
基于Quartus II的数控分频器的项目设计

基于Quartus II的数控分频器的项目设计，实现对时钟信号的任意进制分频，包含了项目文件和VHDL源代码

标签： Quartus 数控分频器项目设计

上传时间： 2017-07-18

上传用户：yangbo69
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

标签： VHDL 语言分频模块

上传时间： 2017-07-21

上传用户：cylnpy
VHDL程序来让蜂鸣器发出音乐的声音这种电路设计要分好几个模块主要思路是用ROM记录乐谱然后用分频器分频还有就是用计数器读取乐谱另外还可以扩展使其显示音符

VHDL程序来让蜂鸣器发出音乐的声音这种电路设计要分好几个模块主要思路是用ROM记录乐谱然后用分频器分频还有就是用计数器读取乐谱另外还可以扩展使其显示音符这是一个做好了的就是ROM没填谱

标签： VHDL ROM 程序电路设计

上传时间： 2017-08-03

上传用户：ruan2570406
自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA；通过了仿真、运行。时间可以设置为随意的两位数.

自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA；通过了仿真、运行。时间可以设置为随意的两位数.

标签： VHDL EDA 交通灯控制器分频器

上传时间： 2017-08-10

上传用户：ghostparker
基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6

基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6

标签： CycloneII VDHL FPGA 672C

上传时间： 2014-01-17

上传用户：banyou
分频器 8分频器 50 已经测试可以用代码可更改

分频器 8分频器 50 已经测试可以用代码可更改

标签： 分频器 50 代码测试

上传时间： 2014-01-06

上传用户：181992417
IP 分频器可以通过输入参数而自动调整分频数

IP 分频器可以通过输入参数而自动调整分频数

标签： IP 分频器分频输入

上传时间： 2017-08-17

上传用户：dyctj
5/8分频器

5/8分频器，实现分频功能，受外部周期信号激励的震荡，其频率恰为激励信号频率的纯分数，都叫做分频。

标签： 分频器

上传时间： 2017-08-22

上传用户：zwei41