利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。
上传时间： 2014-12-20
上传用户：dbs012280
用VHDL写的一个5/8分频器,希望对刚学习VHDL的朋友有帮助
上传时间： 2014-01-12
上传用户：佳期如梦
fpga上实现的最小是0.5分频的任意分频器
上传时间： 2017-03-24
上传用户：417313137
本系统采用51单片机和一些用做分频器的数字芯片，用液晶显示频率值。可以精确到小数点后两位，响应时间短。
上传时间： 2013-12-03
上传用户：ztj182002
相位分频器源代码，正确，测试通过
上传时间： 2014-01-27
上传用户：330402686
基于vhdl的分频器设计，分频器在数字系统设计中应用频繁
上传时间： 2017-03-31
上传用户：脚趾头
ISP实验分频器源程序，用VHDL写的，在x3s200an芯片上编译的
上传时间： 2014-12-20
上传用户：李梦晗
N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频，得到整个环路的输出信号Fout。
上传时间： 2017-05-04
上传用户：royzhangsz
分频器在数字中占有很重要的地位，本文详细解析了奇偶分频的算法！以及小数分频的算法！是一个难得的汇总，还有举例供参考！
上传时间： 2013-12-23
上传用户：独孤求源
樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣
上传时间： 2017-05-14
上传用户：日光微澜
