应用VHDL语言将高稳晶振分频得到1pps
应用VHDL语言将高稳晶振分频得到1pps,使用GPS的1pps信号作为触发...
应用VHDL语言将高稳晶振分频得到1pps,使用GPS的1pps信号作为触发...
偶数分频,包括验证程序,verilog实现,可综合...
verilog写的分频程序,可以对输入的频率分频...
任意基数分频VERILOG代码,经过了编译,可以修改数字改变分频。...
VHDL产生时钟50分频程序,供初学者参考...
一个DDS前端的串口通讯编程的程序。可以实现分频和指定步进的计数。计到终点值就锁定频率。...
比较好的分频代码,我自己写的,已调试成功...
此程序是用硬件描述语言VHDL编写的分频程序,实现了不同的频率输入。...
可以对输入时钟任意分频(整数或小数),带Quartus II 完整项目文件....
fredivn.vhd 偶数分频 fredivn1.vhd 奇数分频 frediv16.vhd 16分频 PULSE.vhd 数控分频器...