pulse_sequence.vhd 并行脉冲控制器 light.vhd.vhd 交通脉冲控制器 division1.vhd 电压脉冲控制器中的分频 ad.vhd 电压脉冲控制器中的A/D控制
pulse_sequence.vhd 并行脉冲控制器 light.vhd.vhd 交通脉冲控制器 division1.vhd 电压脉冲控制器中的分频 ad.vhd 电压脉冲控制器中的A/D控制 ...
pulse_sequence.vhd 并行脉冲控制器 light.vhd.vhd 交通脉冲控制器 division1.vhd 电压脉冲控制器中的分频 ad.vhd 电压脉冲控制器中的A/D控制 ...
一个实现整数分频的VHDL代码,只要把n设置成你所需要的分频的数值就行...
主时钟为15.36MHz的带选通的8位输出分频器,可得到100Hz,120Hz,1kHz,10kHz的频率...
一个八分频的VHDL程序,经过编译和仿真....
一个1.5分频的VHDL程序,经过编译和仿真....
该模块为分频器,将1KHZ的时钟频率分频成每分钟一次的时钟频率 事实上,该源码可以实现任意整数的分频,主要让N的值设置好相应的数字...
利用VHDL语言描述的5分频器(改变程序中m1,m2值,可作为任意奇数分频器)...
任意小数分频器产生原理,及详细说明文档,任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)...
以C语言来实现DPSK(差分频移键控)的调制与解调...
实用的任意时钟分频Verilog代码 可以任意分频的!...