电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器
电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器...
电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器...
该源码为VHDL语言编写的分频器,在W-4b教学平台上通过验证...
分频器,用于时钟信号的分频及倍频,供专业人事学习研究使用...
任意奇数分频,只要修改N即可实现 可验证...
16c54四位LED时钟显示程序 使用4M晶振TMR0滪分频为1:16 TMRO的循环时间为4.096MS 244次为一秒...
用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序...
0到255任意整数半整数分频Verilog HDL.rar...
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。...
数控分频的一个工程---包括vhdl源程序和编译后产生的相关文件...
实现任意小数分频的VHDL源代码,方便,快捷,提供丰富的资料可供参考,希望大家喜欢...