该模块为分频器
该模块为分频器,将1KHZ的时钟频率分频成每分钟一次的时钟频率 事实上,该源码可以实现任意整数的分频,主要让N的值设置好相应的数字...
该模块为分频器,将1KHZ的时钟频率分频成每分钟一次的时钟频率 事实上,该源码可以实现任意整数的分频,主要让N的值设置好相应的数字...
利用VHDL语言描述的5分频器(改变程序中m1,m2值,可作为任意奇数分频器)...
任意小数分频器产生原理,及详细说明文档,任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)...
以C语言来实现DPSK(差分频移键控)的调制与解调...
实用的任意时钟分频Verilog代码 可以任意分频的!...
基2分频与基于分裂基的fft的实现,特别是新型的倒序算法提高了程序的质量...
利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计...
pll 的64倍频 锁相环技术用 实现倍频 从而达到对频率的分频...
小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器...
1 8位加法器的设计 2 分频电路 3 数字秒表的设计...