1 8位加法器的设计 2 分频电路 3 数字秒表的设计

相 关 资 源

• 1 8位加法器的设计 2 分频电路 3 数字秒表的设计免费下载

  资源简介：1 8位加法器的设计 2 分频电路 3 数字秒表的设计

  标签： 8位 加法器 分频电路 数字秒表

  上传时间： 2014-01-02

  上传用户：hn891122

• 介绍8位加法器、分频电路、数字秒表的PPT免费下载

  资源简介：介绍8位加法器、分频电路、数字秒表的PPT，带源码，解释详细，一步一步学习，是学习VHDL的好

  标签： 8位 加法器 分频电路

  上传时间： 2013-12-23

  上传用户：Divine

• VHD设计实例8位加法器的设计分频电路数字秒表的设计免费下载

  资源简介：VHD设计实例8位加法器的设计分频电路数字秒表的设计

  标签： VHD 8位 设计实例 加法器

  上传时间： 2014-08-10

  上传用户：yyq123456789

• 组合电路的设计8位加法器设计(ADD8.vhd)免费下载

  资源简介：组合电路的设计8位加法器设计(ADD8.vhd)

  标签： ADD vhd 组合电路 8位

  上传时间： 2016-10-13

  上传用户：gonuiln

• 8位加法器设计是经过我认真仿真与设计出来的 希望对有需要的人有帮助免费下载

  资源简介：8位加法器设计是经过我认真仿真与设计出来的 希望对有需要的人有帮助

  标签： 8位 加法器 仿真

  上传时间： 2017-07-22

  上传用户：xg262122

• 8位加法器的实现免费下载

  资源简介：8位加法器的实现，仿真通过，并且包括仿真文件，在quartusii7.1下调试通过

  标签： 8位 加法器

  上传时间： 2016-06-30

  上传用户：xuan‘nian

• 8位加法器和减法器设计实习报告免费下载

  资源简介：8位加法器和减法器设计实习报告

  标签： 8位 加法器 减法器 实习报告

  上传时间： 2013-10-22

  上传用户：sjyy1001

• 8位加法器的原代码,主要内容下载看了就知道免费下载

  资源简介：8位加法器的原代码,主要内容下载看了就知道

  标签： 8位 加法器 代码

  上传时间： 2013-12-16

  上传用户：思琦琦

• 8位加法器的实现免费下载

  资源简介：8位加法器的实现，非流水线结构，很不错。我测试过，效率比较高

  标签： 8位 加法器

  上传时间： 2016-04-25

  上传用户：bcjtao

• 加法器是实现两个二进制数相加运算的 基本单元电路。8 位加法器就是实现两个8 位 二进制相加,同时加上低位进位的运算电路。免费下载

  资源简介：加法器是实现两个二进制数相加运算的 基本单元电路。8 位加法器就是实现两个8 位 二进制相加,同时加上低位进位的运算电路。

  标签： 加法器 二进制数 二进制 运算

  上传时间： 2016-12-29

  上传用户：lx9076

• 这是用VHDL实现的8位加法器免费下载

  资源简介：这是用VHDL实现的8位加法器，对新手有点帮助。

  标签： VHDL 8位 加法器

  上传时间： 2014-01-05

  上传用户：1079836864

• 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟免费下载

  资源简介：大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚

  标签： max-plus vhdl 大学 加法器

  上传时间： 2013-12-23

  上传用户：qiaoyue

• 8位加法器VHDL 8位加法器VHDL 8位加法器VHDL免费下载

  资源简介：8位加法器VHDL 8位加法器VHDL 8位加法器VHDL

  标签： VHDL 8位 加法器

  上传时间： 2014-01-11

  上传用户：qq521

• 高速PCB设计指南之（一~八 ）目录 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度（HD）电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁免费下载

  资源简介：高速PCB设计指南之（一~八 ）目录 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度（HD）电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 ...

  标签： PCB 设计指南 目录 布线

  上传时间： 2016-04-08

  上传用户：woshini123456

• 本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。免费下载

  资源简介：本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。

  标签： 加法器 程序 二进制 8位

  上传时间： 2014-11-29

  上传用户：270189020

• 8位加法器VHDL源程序免费下载

  资源简介：8位加法器VHDL源程序，实验题能够在EDA开发系统中运行

  标签： VHDL 8位 加法器 源程序

  上传时间： 2013-12-29

  上传用户：jhksyghr

• 西门子EWSD系统概述 1 EWSD 的应用 2 EWSD 硬件概述 3 数字用户线路单元(DLU)的功能结构 4 线路中继组(LTG)的功能结构 5 远端交换单元(RSU)的功能结构 6 SN 功免费下载

  资源简介：西门子EWSD系统概述 1 EWSD 的应用 2 EWSD 硬件概述 3 数字用户线路单元(DLU)的功能结构 4 线路中继组(LTG)的功能结构 5 远端交换单元(RSU)的功能结构 6 SN 功能结构 7 协调处理机(CP)的功能结构 8 SS7 网络的功能结构 9 应用程序系统(APS) 10 EWSD 内部呼叫...

  标签： EWSD DLU LTG RSU

  上传时间： 2016-11-14

  上传用户：ruixue198909

• 基2分频与基于分裂基的fft的实现免费下载

  资源简介：基2分频与基于分裂基的fft的实现，特别是新型的倒序算法提高了程序的质量

  标签： fft 分频 分

  上传时间： 2016-12-27

  上传用户：xauthu

• 简单的VERILOG五分频电路描述免费下载

  资源简介：简单的VERILOG五分频电路描述，可综合。已经过检验

  标签： VERILOG 分频电路

  上传时间： 2014-01-17

  上传用户：netwolf

• 超前进位加法器的设计免费下载

  资源简介：超前进位加法器的设计

  标签： 进位 加法器

  上传时间： 2013-10-19

  上传用户：shen_dafa

• 1）动态加载中间（2）规范化中间层接口 （3）解释本地文件系统（4）基于数据库的数据提供（5）数据库设计（6）优化数据提供逻辑（7）程序框架结构图免费下载

  资源简介：1）动态加载中间（2）规范化中间层接口 （3）解释本地文件系统（4）基于数据库的数据提供（5）数据库设计（6）优化数据提供逻辑（7）程序框架结构图

  标签： 数据 动态加载 中间层 接口

  上传时间： 2015-03-25

  上传用户：CHINA526

• Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方免费下载

  资源简介：Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序

  标签： Adder Ripple ripple Carry

  上传时间： 2015-05-13

  上传用户：我们的船长

• 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定免费下载

  资源简介：8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位

  标签： 进位 8位 加法器

  上传时间： 2016-04-25

  上传用户：王小奇

• 用VHADL和Verilog HDL实现带进位的8位加减法器。免费下载

  资源简介：用VHADL和Verilog HDL实现带进位的8位加减法器。

  标签： Verilog VHADL HDL 8位

  上传时间： 2016-07-12

  上传用户：bruce

• 实现一位加法器的设计免费下载

  资源简介：实现一位加法器的设计，假设输入参数为A,B，则输出为A,B的和

  标签： 加法器

  上传时间： 2017-01-02

  上传用户：baiom

• Verilog写的 8 位超前进位加法器免费下载

  资源简介：Verilog写的 8 位超前进位加法器

  标签： Verilog 进位 加法器

  上传时间： 2017-07-01

  上传用户：hustfanenze

• 一位加法器免费下载

  资源简介：题目：一位加法器的设计 试实现一个十进制的1位数加法器，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。 要求：（1）利用...

  标签： 加法器

  上传时间： 2017-05-09

  上传用户：明天明天明天

• 基于选择进位32位加法器的硬件电路实现免费下载

  资源简介：为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为...

  标签： 进位 加法器 硬件 电路实现

  上传时间： 2013-12-19

  上传用户：jshailingzzh

• 这两个分别是8位乘法器的VHDL语言的实现免费下载

  资源简介：这两个分别是8位乘法器的VHDL语言的实现，并经过个人用QUARTUS的验证，另外一个是奔腾处理器的设计思想

  标签： VHDL 分 8位 乘法器

  上传时间： 2016-12-26

  上传用户：kr770906