比较好的分频代码
比较好的分频代码,我自己写的,已调试成功...
比较好的分频代码,我自己写的,已调试成功...
此程序是用硬件描述语言VHDL编写的分频程序,实现了不同的频率输入。...
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的: 1. 掌握条件语句在简单时序模块设计中的使用; 2. 学习在Ver...
可以对输入时钟任意分频(整数或小数),带Quartus II 完整项目文件....
fredivn.vhd 偶数分频 fredivn1.vhd 奇数分频 frediv16.vhd 16分频 PULSE.vhd 数控分频器...
pulse_sequence.vhd 并行脉冲控制器 light.vhd.vhd 交通脉冲控制器 division1.vhd 电压脉冲控制器中的分频 ad.vhd 电压脉冲控制器中的A/D控制 ...
一个实现整数分频的VHDL代码,只要把n设置成你所需要的分频的数值就行...
主时钟为15.36MHz的带选通的8位输出分频器,可得到100Hz,120Hz,1kHz,10kHz的频率...
一个八分频的VHDL程序,经过编译和仿真....
一个1.5分频的VHDL程序,经过编译和仿真....