基于VHDL设计的在quarters2上的循环码编码器
标签： quarters2 VHDL 循环码 编码器
上传时间： 2017-05-18
上传用户：曹云鹏
FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。
标签： FPGA Mars VHDL EP
上传时间： 2017-05-25
上传用户：shizhanincc
基于fpga的交织编码器设计，主要讲叙如何在fpga上实现交织编码器。
标签： fpga 编码器
上传时间： 2017-05-28
上传用户：xjz632
8位全加器的VHDL语言描述，有需要的顶一下。
标签： VHDL 8位 全加器 语言
上传时间： 2017-05-30
上传用户：aysyzxzm
分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频
标签： vhdl 分频器
上传时间： 2014-01-16
上传用户：奇奇奔奔
VHDL的寄存器读写参考，可自己根据要求重新修改，本示范只做参考用
标签： VHDL 寄存器 读写
上传时间： 2013-12-09
上传用户：417313137
基于VHDL语言的循环码编码器的程序，以一个（15，6）循环码为例
标签： VHDL 语言 循环码 编码器
上传时间： 2014-01-12
上传用户：xwd2010
一个vhdl实现的hamming码编码器
标签： hamming vhdl 编码器
上传时间： 2014-12-04
上传用户：bjgaofei
这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器
标签： vhdl 硬件描述语言 乘法器 多路
上传时间： 2013-12-31
上传用户：songyue1991
这是一个用vHDL语言实现的移位器，可以实现移位功能
标签： vHDL 语言 移位器
上传时间： 2014-07-04
上传用户：gxrui1991
