欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
基于VHDL设计的在quarters2上的循环码编码器
基于VHDL设计的在quarters2上的循环码编码器
VHDL/FPGA/Verilog
15 K
53 次下载
2017-05-18
资源详细信息
文件格式
RAR
文件大小
15 K
资源分类
VHDL/FPGA/Verilog
上传者
xueyulanlian
发布时间
2017-05-18 10:31
下载统计
53
次
所需积分
2 积分
基于VHDL设计的在quarters2上的循环码编码器 - 资源详细说明
基于VHDL设计的在quarters2上的循环码编码器
基于VHDL设计的在quarters2上的循环码编码器 - 源码文件列表
本资源包含 15 个源码文件
支持在线预览,点击文件名即可查看
1
shifter.map.rpt
查看源码
2
shifter.map.summary
查看源码
3
shifter.qws
查看源码
4
shifter.qsf
查看源码
5
shifter.vhd
查看源码
6
shifter.db_info
查看源码
7
shifter_cmp.qrpt
查看源码
8
shifter.map.qmsg
查看源码
9
shifter.cbx.xml
查看源码
10
shifter.sld_design_entry.sci
查看源码
11
shifter.eco.cdb
查看源码
12
shifter.cmp.rdb
查看源码
13
shifter.map.hdb
查看源码
14
shifter.flow.rpt
查看源码
15
cmp_state.ini
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 基于VHDL设计的在quarters2上的循环码编码器
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#循环码编码器
#QuartusII
#FPGA设计
相关VHDL/FPGA/Verilog资源推荐
1
基于
VHDL
设计的在quarters2上的
循环码编码器
基于VHDL设计的在quarters2上的循环码编码器...
2017-05-18
53 次
1175 浏览
2
基于
VHDL
语言的
循环码编码器
的程序
基于VHDL语言的循环码编码器的程序,以一个(15,6)循环码为例...
2014-01-12
197 次
1096 浏览
3
VHDL
循环码编码
VHDL实现循环码编码,设计了三个单元。switch是一个开关,shifter是移位寄存器,encoder是主体。...
2015-11-25
1 次
125 浏览
4
VHDL
实现循环码编码
VHDL实现循环码编码,设计了三个单元。switch是一个开关,shifter是移位寄存器,encoder是主体。...
2016-02-14
69 次
1091 浏览
5
循环纠错码译码器
VHDL
代码。通信方面
FPGA设计
基础代码。
循环纠错码译码器VHDL代码。通信方面FPGA设计基础代码。...
2013-12-09
37 次
1134 浏览
6
EDA课程设计。基于波形输入法的循环码编码电路的设计
EDA课程设计。基于波形输入法的循环码编码电路的设计...
2017-04-08
188 次
1117 浏览
7
准循环LDPC码的编译码器设计及FPGA实现
准循环LDPC码的编译码器设计及FPGA实现...
2023-11-23
6 次
2822 浏览
8
基于
VHDL
语言的卷积码编解码器的设计
本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。...
2013-06-16
133 次
1121 浏览
9
基于
VHDL
语言的卷积码编解码器的设计
本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。...
2023-06-08
7 次
851 浏览
10
准循环LDPC码的编译码器设计及FPGA实现.rar
准循环低密度校验码(Quasi-Cyslic Low-Density Parity-Check Codes,QC-LDPC)是LDPC码的一个子类。QC-LDPC码在编码和译码时,具备了其它类型的LD...
2023-09-28
1 次
9083 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源