这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器

这是一个VHDL（硬件描述语言）的编译器，更确切说是一个解释器，输入是VHDL语言，输出是经过提到后的符号表，也就是将VHDL中的重要变量比如输入输出变量和DFF等保存下来。

用VHDL语言描述的几个乘法器实例，如串行阵列乘法器等

通过用硬件描述语言（VHDL）描述除法器，并进行模拟验证，加深对二进制数运算方法的理解。 设计平台：MaxPlusII 压缩文件内有详细设计报告

这是一个VHDL硬件描述语言所写的一个程序，希望通过仿真然后再看输出结果！

2选1多路选择器的VHDL完整描述，即可以直接综合出实现相应功能的逻辑电路及其功能器件。图6-1是此描述对应的逻辑图或者器件图

提供《一个用vhdl硬件描述语言实现的一个比较简单的除法器》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 146 K），包含相关硬件原理图参考、开发文档或源代码工程。