用vhdl 语言实现138译码器，用vhdl 语言实现138译码器，
标签： vhdl 138 语言 译码器
上传时间： 2014-01-18
上传用户：xinyuzhiqiwuwu
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
标签： VHDL 语言 分频 模块
上传时间： 2017-07-21
上传用户：cylnpy
VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符 这是一个做好了的 就是ROM没填谱
标签： VHDL ROM 程序 电路设计
上传时间： 2017-08-03
上传用户：ruan2570406
用VHDL语言描述的用锁存器，加法计数器，ROM存储器构成的RTL图
标签： VHDL 语言 锁存器
上传时间： 2013-12-12
上传用户：vodssv
vhdl硬件设计实现一个数字上变频器，实现数字上变频
标签： vhdl 硬件 数字上变频器 设计实现
上传时间： 2017-08-09
上传用户：liuchee
自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.
标签： VHDL EDA 交通灯控制器 分频器
上传时间： 2017-08-10
上传用户：ghostparker
基于vhdl的hdb3编译码器的设计与实现
标签： vhdl hdb3 编译码器
上传时间： 2014-01-13
上传用户：2525775
VHDL写的通用调制解调器的核心程序，通过调试 无错无警告
标签： VHDL 调制解调器 核心 程序
上传时间： 2017-08-13
上传用户：lijinchuan
并入串出移位寄存器和8路并行输出串行移位寄存器的VHDL代码，经Quartus II 5.1验证可用
标签： VHDL 移位寄存器 8路 并行
上传时间： 2013-12-26
上传用户：D&L37
基于硬件描述性语言vhdl的定时器timer的设计
标签： timer vhdl 硬件 定时器
上传时间： 2013-12-20
上传用户：wys0120
